在電路設計時，我們常常可以見到會有小阻值例如20歐、22Ω、33Ω的小阻值串聯到訊號線甚至是MCU的Vdd線上電感并聯電阻有什么作用，如右圖所示：這些串聯的阻值一般起哪些作用的呢？為何須要串聯內阻？
一般是有兩個作用：阻抗匹配和限流。
一：阻抗匹配
對于高速訊號而言，須要考慮訊號完整性，PCB走線和附加組件產生的傳輸線阻抗的任何不匹配就會造成訊號轉換的反射。
假如容許這種訊號順著軌跡來回大跌，在許多周期內反射末端的不匹配直至它們消失，會形成訊號“振鈴”，發射訊號會疊加到原始訊號中導致芯片辨識的錯誤。
一般，輸出引腳的阻抗高于走線，而輸入引腳的阻抗較高。若果在輸出引腳上放置一個電阻與傳輸線阻抗匹配的串聯阻值，這將立刻產生一個分壓器，沿線傳播的波前電流將是輸出電流的一半。
在接收端，輸入的較高阻抗本質上看上去像一個開路，這樣才會形成同相反射，使瞬時電流加倍反饋到原始訊號。
假如準許這些反射訊號返回到低阻抗的訊號輸出端，它將異相反射并形成建設性干擾，再度相乘并形成振鈴。
若果在訊號線上串聯小阻值，內阻就可以吸收反射的訊號，內阻的電阻大小似乎也并非隨便選擇的，理想情況下是：選擇的電阻與線路的阻抗想匹配，而且在PCB設計時將內阻放置到連線的正中間位置時療效最好（針對2點聯接的方式）。
二：限制電壓
在低速訊號中，串聯內阻的另一個最常見的誘因是：限制電壓。
在一般情況下，不同代的CMOSIC技術具有不同的最佳工作電流，而且可能具有由晶體管的微小化學規格設定的最高工作電流。即IC所能承受的電流不能低于電路的最高工作電流，否則容易引起芯片損毀。
在大多數的芯片輸入端或則電源端都裝有鉗位晶閘管用于避免缺相受損；如5V訊號驅動3.3V芯片時，大幾率情況是3.3V芯片的內部鉗位晶閘管處于工作狀態，將電流鉗位到一個合理的電流水平。
然而這些鉗位晶閘管可以將電流鉗位到穩定水平，但并不能承受極其高的電壓。
因而多數情況下，通過串聯小阻值來保證限制流進芯片的電壓，保護芯片安全。
據悉，還聽到有一些解釋，沒有確認是否確切，先貼上來：
對引腳的保護。
第一是阻抗匹配。由于訊號源的阻抗很低，跟訊號線之間阻抗不匹配，串上一個內阻后，可改善匹配情況，以降低反射，防止振蕩等。
第二是可以降低訊號邊緣的崎嶇程度，進而降低高頻噪音以及過沖等。由于串聯的阻值，跟訊號線的分布電容以及負載的輸入電容等產生一個RC電路，這樣才會增加訊號邊緣的崎嶇程度。你們曉得，假若一個訊號的邊緣十分險峻，富含大量的高頻成份，將會幅射干擾，另外，也容易形成過沖。
問一:看原理圖時，常常會聽到串一些小阻值，如22/27/33/100歐姆，但也不是一定要串。同樣場合有的串，有的不串。請哪位高手賜教一下吧?
A答:若是高速訊號線上串小阻值，即為終端阻抗匹配。假如是GPIO口上串了小阻值（/100歐姆），可能是抗小能量電流脈沖的。
簡單的事例：一個并口通信的提示訊號，當接上并口時，由于頓時的拔插形成了一個很窄的電流脈沖，假如這個脈沖直接打到GPIO口，很可能打壞芯片，并且串了一個小阻值，很容易把能力給消耗掉。假如脈沖是5mA5.1V，這么過了30ohm后就是5v左右了...
B繼續:嚴格來講，當高速電路中，阻抗匹配，訊號在傳輸介質上的傳輸時間小于訊號上升沿或則增長沿的1/4時，該傳輸介質就須要阻抗匹配。避免電流脈沖對芯片的影響！
通常當PCB走線的寬度小于其傳輸訊號的波長的1/10時，我們就就須要考慮阻抗匹配。(也不懂,不過據說,應當是電磁學上面講的,我沒學電磁學....之后學習)
以上的高速數字電路就可以考慮阻抗匹配了
C答:主要是基于阻抗匹配方面的考慮,以達到時序統一,延后時間,走線電容等不會超過范圍!緣由在于時可能走線方面不是很匹配!
問二:在高速訊號中常常可以見到在訊號線上串小阻值，請問在時應當把它放到CPU端還是置于訊號的終端好些呢？看過一些GPS公版方案中是置于CPU端，但也看見其他的原理圖是置于訊號的終端，懇請理論支持！
A答:通常的做法是在訊號源端串小阻值，在訊號終端并一個小阻值。在訊號源端串一個小阻值電感并聯電阻有什么作用，沒有公式的理論：通常傳輸線的特點阻抗為50歐姆左右，而TTL電路輸出內阻大約為13歐姆左右，在源端串一個33歐姆的阻值，13+33=46大致和50相當，這樣就可以抑制從終端反射回去的訊號再度反射。(傳輸線的特點阻抗,得查查...)。在訊號接收終端并一個小阻值，沒有公式的理論：若訊號接收端的輸入阻抗很大，所以并接一個51歐姆的阻值，內阻另一端接參考地，以抑制訊號終端反射。訊號接收終端串接阻值，從抑制訊號反射的角度考慮，只有終端輸入的阻值大于50歐姆。但IC設計時，考慮到接收能量，不會將接收端的輸入內阻設計得小。(這個反射,究竟是怎樣理解?能量反射,有了解的同學解答一下)。在訊號線上串一個內阻，可能還有一個用途：ESD。如在USB插口上，靠USBPORT端的D+和D-上串一個小阻值，如10歐姆。就是由于USBPORT端的ESD過不了。
B答：通常高速數字訊號傳輸線上會串內阻，目的是解決阻抗匹配問題，阻抗不匹配會造成訊號反射，電磁波類似光一樣在同一種介質中傳播方向和能量不會衰減，但若果光從一種介質發射到另外一種介質的時侯會發生反射和折射現象，這么光抵達終端的能量會衰減好多吧。同理高速數字信號從源端向終端傳輸過程中因為連接線或則PCB的誘因引起部份阻抗不連續（例如要求傳輸線阻抗為100歐，然而PCB有的部份是100歐，并且中途打盲孔或則線寬發生變化都會導致阻抗的不連續）都會造成訊號反射，反射的訊號在傳輸線中又會與原訊號疊加，訊號被干擾了，終端接收這樣的訊號解碼會出錯。USB插口上串的阻值就是此用途，通常來說，假如比較好此內阻貼0歐沒問題的，但是假如USB只是傳輸低速訊號也不會有問題，阻抗要求也沒這么嚴格。而且假如傳輸的是高速USB訊號且有問題這么串個小阻值可能會解決誤碼的問題。ESD元件通常都是通過一定的路徑或則方法將靜電盡可能的導出地或則電源而防止對芯片的影響，所以ESD元件有一端肯定是接地的，而不是串在電路中。