綜合設計的重點是最大化設置時間rc時間計算器，因此很少會遇到設置時間違規的情況。 然而，由于數據相對于時鐘而言太快地到達順序單元的輸入，因此在此階段經常發生保持時間違規。
如果設計不滿足設置時間要求，則別無選擇，只能重新綜合設計，以進一步優化有問題的路徑。 這可以包括組合違規路徑或過度約束存在違規的整個子模塊。 但是，如果設計不滿足保持時間要求，請在布局前階段糾正這些違規行為，或將此步驟推遲到布局后。 許多設計人員傾向于使用后一種方法來處理較小的保持時間違規，因為布局前綜合和時序分析使用統計線負載模型，并且在布局前階段糾正保持時間違規可能會導致布局后設置時間相同小路。 違反。 然而rc時間計算器，如果線載模型真正反映了布線后延遲，則明智的做法是在此步驟糾正保持時間違規。
1 預布局時鐘規范
在預布局階段，網表中缺少時鐘樹信息。 因此，有必要在預布局階段預先估計布線后時鐘樹延遲，以獲得正確的 STA。 此外，還應定義估計的時鐘轉換，以防止 PT 計算驅動門的虛假（通常很大）延遲。 大延遲的根源通常源于與時鐘網絡相關的高扇出。 高扇出導致不驅動端門的時鐘計算較慢的輸入轉換時間，這反過來又導致 PT 計算端門的異常大的延遲值。 為了防止這種情況，建議在源處指定固定的時鐘轉換值。
以下命令用于在設計的預布局階段定義時鐘：
2 布局后
布局后步驟包括使用通過提取布局數據獲得的反向標注的實際延遲來分析設計時序。 分析是在包含時鐘樹信息的布線后網表上執行的。
2.1 反轉標簽的內容
最常見的問題之一是：PT 應該注釋什么，以什么格式注釋？
建議將布局工具生成的以下信息類型反標注到 PT for STA：
——SDF格式的連接RC延遲。
——格式中的電容連接負載值。
- 有關時鐘和其他關鍵連接的寄生信息，采用 DSPF、RSPF 或 SPEF 文件格式。
下面的PT命令用于反標注上述信息：
：該命令用于讀取SDF文件。
：PT 使用該命令讀取 Tcl 格式的外部文件，可用于反標注文件格式的連接電容文件。
：PT 使用該命令對 DSPF、RSPF 和 SPEF 格式的寄生參數進行反注釋。
2.2 布局后時鐘規范
布局后時序分析與布局前類似，使用相同的命令，只不過這次時鐘通過整個時鐘網絡傳播。 這是因為時鐘網絡現在包含時鐘樹緩沖區，因此時鐘延遲和偏斜取決于這些緩沖區。 因此，后路由時鐘規范不再需要校正時鐘延遲并將其轉換為指定值。 以下命令說明了路由后時鐘規范：
> - 20 - [列表 0 10] [列表 CLK]
>[時鐘]
用于命令時鐘網絡傳播時鐘。 由于時鐘樹信息現在存在于設計中，因此時鐘延遲、偏斜和轉換時間由 PT 從構成時鐘網絡的門計算。
2.3 時序分析
設計的時序主要依賴于時鐘延遲和偏斜，這意味著時鐘是設計中所有其他信號的參考。 與預布局STA類似，唯一的區別是時鐘規范（傳播時鐘）。 此外，在布線后 STA 期間，從版圖數據庫中提取的信息會反注釋到設計中，并分別使用最壞情況操作條件和最佳情況操作條件來分析設計的建立和保持時間違規。
3 時序報告
可以使用命令生成時序報告。 當-選項指定為max時，對設計進行設置時間分析； 當-選項指定為min時，PT被告知顯示保持時間分析的最佳情況時序報告。
4 高級分析
4.1 單位交換
只要現有單元和替換單元的引腳排列完全相同，PT 就允許交換設計中的單元。 例如，可以用較低驅動強度的單元替換單元，以糾正保持時間違規（驅動強度降低導致過渡時間增加，從而導致門的增量延遲增加）。 例如，您可以使用以下命令將現有單元替換為另一個單元：
> {U15} [ /]
這提供了一種更快的方法來調試設計并可視化單元的效果而無需終止。
當然，也可以在執行STA之前手動修改網表，這需要終止，然后手動更換單元，最后再次調用，重新分析之前的違規路徑段。 如果對網表的修改沒有產生期望的結果，則需要重復整個過程，這當然是乏味且耗時的。
需要注意的是，單元交換僅發生在PT存儲器中，物理網表保持不變。 如果設計的路徑段和其他部分通過了 STA，則應通過手動修改網表將這種修改合并到網表中。
4.2 門控時鐘檢查
通常，低功耗設計包括僅在需要時由門控邏輯啟用的時鐘。 對于此類設計，應分析門控時鐘單元的建立和保持時間違規。
建立和保持時間要求可以通過 ck 命令指定。 例如：
>ck -設置 0.5 -保持 0.02 tck
可以使用以下命令生成報告：
> - - - -
其中，-可用于報告違規門，-選項可顯示完整路徑報告。
