近來做項目總是遇見訊號過沖問題，通常同時存在上沖和下沖。另外還有與之對應的回溝問題。
準備把這塊內容學習總結下：
———————————————————————————————————————————
一般主芯片與其他外設之間有許多傳輸線，訊號在這種傳輸線（PCB上的走線）上行走。在高速訊號中，一般存在訊號的完整性問題。影響訊號完整性的誘因之一就是，阻抗不匹配。這時侯在傳輸線上因為阻抗不匹配，訊號會存在反射情況，反射訊號與原始訊號疊加，才會形成過沖、回溝、臺階等訊號完整性的問題。
定義：過沖是在電平發生跳變時出現的一種現象，電平跳變后第一個峰值電流或谷值電流超過設定的標準電流（通常主芯片會對那些IO口的過充值進行限制，一般是[-0.3V~VCC+0.3V]）。假如以后第二、三個峰值電流存在較大起伏，則產生振鈴。
害處：1.過沖的存在會影響芯片的使用壽命，由于峰值電流超出IO的承受能力，會使內部元件遭到毀壞電流過大解決方法，也會毀壞電路元元件。影響壽命的程度主要看過沖的最急劇值、持續時間和發生頻度。2.過沖、回溝和振鈴也會影響接收端對高低電平的判定電流過大解決方法，尤其是回溝。假如回溝的低值大于高電平，則會造成形成兩次高低電平跳變的表象，因而造成接收端錯判。
形成緣由（闡述，詳情可以百度到）：主要誘因在于傳輸線的阻抗不匹配，導致訊號的反射，多個反射訊號和原訊號在傳輸線上進行了疊加，造成過沖和振鈴。（可以想像下光從空氣中射入水底，兩個地方的傳輸系數不同）
構建模型：源端—Rs—Rz—末端
通常理想情況下，末端接受的輸入阻抗無窮大，源端輸出端的輸出阻抗趨近于0。設源端串接的匹配內阻阻抗為Rs，傳輸線（PCB走線）阻抗為Rz。訊號會在傳輸線兩端無休止的反射振蕩，反射電流的幅值越來越趨近于0，最終趨向穩態。
假如RsRz，則邊緣會變緩或則形成回溝，上升時間變長。Rs=Rz，才是理想的狀態。
解決方式：
1.若果是主芯片發出來的訊號過沖，則可以減少驅動電壓。（而且通常不用，由于大多是PCB會不一樣，因而阻抗也不一樣，假若每款都調驅動電壓，則變動較多）
2.源端內阻修改，進行阻抗匹配。本質上是去除訊號路徑上的阻抗突變。（在設計原理圖時就須要在源端預留一個內阻位置，但是PCB布局時置于緊靠源端的位置）（后續過沖問題更改時，可以通過估算阻抗值，或則拿大內阻試下去）
3.在末端并聯一個匹配內阻到電源或則地（類似上下拉內阻）。這個可以去除訊號在末端的一次反射，但降低了幀率，通常不用。
4.降低TVS管限制峰值。（考慮成本問題，通常也不用）
5.在源端降低一個對地的電容。電容可以抑制訊號的突變，進而使訊號邊緣變緩達到減少過沖的目的。而且邊緣變緩后也會影響一些訊號的傳輸和辨識，尤其是對邊緣時間有要求的。因而也不會常用，用的時侯也是上件容值小的電容，增加RC值。
參考：嵌入式工作室