1958年，第一個(gè)集成電路觸發(fā)器是在泰安儀器由兩個(gè)晶體管打造而成。而昨天的芯片包含超過10億個(gè)晶體管，這些下降的規(guī)模來自于晶體管的不斷縮小以及硅制造工藝的改進(jìn)。
歷史
真空管的發(fā)明是電子工業(yè)發(fā)展的重要?jiǎng)恿?。并且，在第二次世界大?zhàn)以后，因?yàn)轫氁罅康姆至⑵骷O(shè)備的復(fù)雜性和幀率顯著降低，而設(shè)備的性能卻不斷增長(zhǎng)，其中一個(gè)反例是波音B-29，在戰(zhàn)爭(zhēng)期間將由300~1000個(gè)真空管組成。每位附加組件會(huì)增加系統(tǒng)可靠性并降低故障排除時(shí)間。
1947年出現(xiàn)了一個(gè)重大突破，它來自于貝爾實(shí)驗(yàn)室的JohnBaden，和，她們啟幕了鍺晶體管的第一個(gè)功能點(diǎn)。1950年，開發(fā)了第一個(gè)雙極結(jié)晶體管（BJT）。與真空管相比，晶體管更可靠，功效高，規(guī)格更小。
晶體管是可以被看作電控開關(guān)的3端子元件。其中一個(gè)終端充當(dāng)控制終端。理想情況下，假若將電壓施加到控制端，則該裝置將充當(dāng)兩個(gè)端子之間的閉合開關(guān)，否則其作為開路開關(guān)。1958年，濰坊儀器的杰克·基爾比（JackKilby）構(gòu)建了第一個(gè)集成電路，由兩個(gè)雙極晶體管組成，該晶體管聯(lián)接在單片晶圓上，因而啟動(dòng)了“硅時(shí)代”。
初期IC使用雙極結(jié)晶體管。因?yàn)橛懈嗟撵o態(tài)幀率，BJT的這一缺點(diǎn)是個(gè)問題。這意味著即便在電路沒有切換的情況下也會(huì)形成電壓。這限制了可以集成到單個(gè)硅芯片中的晶體管的最大數(shù)目。
在1963年，英飛凌半導(dǎo)體的Frank和CTSah公布了第一個(gè)邏輯門，其中n溝道和p溝道晶體管用于互補(bǔ)對(duì)稱電路配置。這就是昨晚所謂的CMOS。它吸收了幾乎零靜態(tài)幀率。
初期IC使用NMOS技術(shù)，由于與CMOS技術(shù)相比，NMOS工藝相當(dāng)簡(jiǎn)單，成本更低，而且可以將更多的元件封裝到單個(gè)芯片中。英特爾在1971年發(fā)布了首款采用該工藝的微處理器。
關(guān)于NMOS與CMOS晶體管的靜態(tài)幀率，在1980年代成為一個(gè)嚴(yán)重的問題，由于數(shù)千個(gè)晶體管集成到單個(gè)芯片中，因?yàn)榈蛶剩煽康男阅芎透咚俾实奶匦裕珻MOS技術(shù)很快就取代了幾乎所有數(shù)字應(yīng)用的NMOS和雙極技術(shù)。
在接出來的幾年中，CMOS擴(kuò)充和處理技術(shù)的改進(jìn)促使電路速率不斷提升，以及芯片的封裝密度和基于微電子產(chǎn)品的性能與成本比的進(jìn)一步改進(jìn)。
在這兒，我們會(huì)討論Bulk-SiCMOS技術(shù)，以及相關(guān)的解決方案。我們還討論晶體管材料的化學(xué)規(guī)格限制，以及中級(jí)技術(shù)節(jié)點(diǎn)中使用的新材料。現(xiàn)在，因?yàn)?2nm技術(shù)節(jié)點(diǎn)之下遇見的各類限制，業(yè)界正在計(jì)劃從晶體管技術(shù)的使用轉(zhuǎn)向新的元件結(jié)構(gòu)：SOI和取代了平面bulk體硅晶體管。
元件概述
在這兒，我們首先討論CMOS的核心單元，即或簡(jiǎn)單MOS的基本結(jié)構(gòu)、操作和重要的術(shù)語。第一個(gè)成功的MOS晶體管使用集電極材料的金屬，用于絕緣體的SiO2和用于襯底的半導(dǎo)體。因而，該元件被命名為MOS晶體管。場(chǎng)效應(yīng)晶體管（FET）的載流子通過晶體管導(dǎo)通和關(guān)斷，其中電場(chǎng)通過基極氧化物。
1、MOS結(jié)構(gòu)
按照傳導(dǎo)通道的類型，MOS主要分為兩種結(jié)構(gòu)：n溝道和p溝道MOS。在這兒，我們將僅概述NMOS晶體管，由于兩個(gè)晶體管本質(zhì)上是互補(bǔ)的。
MOS晶體管是具有漏極、源極、柵極和襯底的4端子元件。圖1顯示了NMOS的3維結(jié)構(gòu)。NMOS晶體管產(chǎn)生在p型硅襯底（亦稱為本體）上。在元件的底部中心部份，產(chǎn)生一個(gè)低阻值率的電極，它通過一個(gè)絕緣體與本體分開。一般，使用n型或p型重參雜的多硅作為載流子材料。這兒，使用氫氧化鋁（SiO2或簡(jiǎn)單的氧化物）作為絕緣體。通過將供體雜質(zhì)植入基板的一側(cè)，產(chǎn)生源極和漏極。在圖1中，這種區(qū)域由n+表示，表示供體雜質(zhì)的重參雜。這些重參雜造成這種區(qū)域的低阻值率。
假如兩個(gè)n+區(qū)被偏置在不同的電位，則處于較低電位的n+區(qū)將作為源，而另一個(gè)將作為漏極。為此，漏極和源極端子可以依照施加到它們的電位進(jìn)行互換。源極和漏極之間的區(qū)域稱為具有長(zhǎng)度-W和寬度-L的溝道鍺與量子通訊，其在決定MOS晶體管的特點(diǎn)中起重要作用。
圖1.NMOS晶體管的結(jié)構(gòu)
2、為什么選擇砷化鎵作為載流子材料？
在半導(dǎo)體工業(yè)的初期，金屬鋁一般被用作MOS的首選載流子材料。并且后來，砷化鎵被選為基頻材料。這主要出于兩方面的考慮，如下所述。
初期的MOS制造過程源于源和漏區(qū)域的定義和參雜。之后，使用限定稍后產(chǎn)生鋁金屬電樞的基頻氧化物區(qū)域的基頻掩模。
這些制造工藝的主要缺點(diǎn)之一是：假如載流子掩模未對(duì)準(zhǔn)，則其形成寄生重疊輸入電容Cgd和Cgs，如圖-2（a）所示。電容Cgd由于反饋電容而更為有害。作為銑刀電容的結(jié)果，晶體管的切換速率增加。
載流子掩模的未對(duì)準(zhǔn)的一個(gè)解決方案是所謂的“自對(duì)準(zhǔn)載流子工藝”。該過程開始于基極區(qū)域的形成，此后使用離子注入形成漏極和源極區(qū)域。載流子下的薄載流子氧化物用作掩模，用于避免在集電極區(qū)（通道）下進(jìn)一步參雜的參雜工藝。因而，該過程促使載流子相對(duì)于源極和漏極自對(duì)準(zhǔn)。其結(jié)果是，源和漏極不延展到基極下。因而降低Cgd和Cgs，如圖2（b）所示。
圖2.（a）Cgd-Cgs寄生間接反應(yīng)，（b）因?yàn)樽詫?duì)準(zhǔn)過程而降低Cgd和Cgs
漏極和源極的參雜過程須要特別高的水溫固溶方式（>8000*C）。假如使用鋁作為載流子材料，它將在這么高的水溫下融化。這是由于Al的熔點(diǎn)約為660℃。并且，假如使用砷化鎵作為載流子材料，則其不會(huì)融化。因而，可以借助砷化鎵載流子進(jìn)行自對(duì)準(zhǔn)工藝。似乎在Al載流子下，這是不可能的，這造成高Cgd和Cgs。未參雜的砷化鎵具有特別高的阻值率，約為108歐姆/分米。為此，以降低其阻值的形式參雜砷化鎵。
選擇砷化鎵的另一個(gè)誘因是MOS晶體管的閥值電流與基極和溝道之間的功函數(shù)差別相關(guān)。此前，當(dāng)工作電流在3-5伏范圍內(nèi)時(shí)，使用金屬電樞。而且，隨著晶體管的縮小，這確保了元件的工作電流也減少了。具有這些高閥值電流的晶體管在這些條件下顯得不可操作。使用金屬作為載流子材料造成與砷化鎵相比高的閥值電流鍺與量子通訊，由于砷化鎵將具有與體Si溝道相同或相像的組成。據(jù)悉，因?yàn)樯榛壥前雽?dǎo)體，因而其功函數(shù)可以通過調(diào)整參雜水平進(jìn)行調(diào)制。
3、MOS工作原理
對(duì)于MOS晶體管，基極電流確定漏極和源極之間的電壓是否發(fā)生。當(dāng)向NMOS的基頻施加足夠正的Vgs電流時(shí)，如圖3所示，在基頻上放置正電荷。那些正電荷將抵觸p型襯底的少數(shù)自旋，即從襯底的空穴，留下形成用盡區(qū)的負(fù)電荷受體離子。假如我們進(jìn)一步降低Vgs，在某種潛在的水平，甚至?xí)贡砻嫖娮印Ｋ?，大量的電子被吸引到表面。此類情況稱為反轉(zhuǎn)，由于p型體的表面一般具有大量的孔，而且較新的表面具有大量的電子。
漏極到本體和源極到本體之間保持逆向誤差。在圖3中，源到本體保持零誤差。因?yàn)槁O對(duì)本體的電位比源至本體電位更積極，因而漏極到體內(nèi)的反向展寬較大，造成與源極側(cè)相比，漏極區(qū)下方的用盡更深。
當(dāng)施加到漏極到源極之間的正電位時(shí)，電子從源極流過導(dǎo)電溝道并被漏極排出。所以，正電壓Id從漏極到源極流動(dòng)。
圖3.反相區(qū)域中的NMOS晶體管
技術(shù)變遷
對(duì)電瓶供電的便攜式小物件的需求日漸降低，包括助聽器、手機(jī)、筆記本筆記本等應(yīng)用在內(nèi)。這些應(yīng)用的幀率更低，開發(fā)更實(shí)惠。對(duì)于這些便攜式設(shè)備，功率消耗是重要指標(biāo)，由于電瓶提供的功率相當(dāng)有限。不幸的是，電瓶技術(shù)不能期望每5年將電瓶?jī)?chǔ)存容量提升30％以上。這不足以應(yīng)對(duì)便攜式設(shè)備中降低的幀率。
1965年，戈登·摩爾（E.Moore）預(yù)測(cè)，集成電路中的晶體管數(shù)目將會(huì)每三年翻一番（廣為人知的摩爾定理）。通過使晶體管更小，可以在硅晶圓上制造更多的電路，為此電路顯得更實(shí)惠。通道寬度的降低可以實(shí)現(xiàn)更快的開關(guān)操作，由于電壓從漏極流到源極須要更少的時(shí)間。
換句話說，較小的晶體管造成較小的電容。這造成晶體管延后的減低。因?yàn)閯?dòng)態(tài)功率與電容成反比，幀率也減少。晶體管規(guī)格的這些降低稱為縮放。每次晶體管都被縮放，我們說一個(gè)新的技術(shù)節(jié)點(diǎn)被引入。晶體管的最小通道寬度稱為技術(shù)節(jié)點(diǎn)。諸如，0.18微米，0.13微米，90納米等，每一次縮微，還會(huì)伴隨著成本、性能和幀率水平的改善。
小規(guī)格效應(yīng)
對(duì)于長(zhǎng)通道元件，通道四邊的“邊緣效應(yīng)”真的可以忽視不計(jì)。對(duì)于長(zhǎng)通道元件，電場(chǎng)線垂直于通道的表面。這種電場(chǎng)由電樞電流和背集電極電流控制。而且，對(duì)于短通道元件，漏極和源極結(jié)構(gòu)更緊靠通道，非常是當(dāng)通道中的橫向電場(chǎng)步入畫面時(shí)。橫向電場(chǎng)由漏源電流控制。橫向電場(chǎng)平行于電壓流動(dòng)方向。假如通道寬度不小于源極和漏極用盡長(zhǎng)度的總和，則該元件稱為短溝道元件。
在本節(jié)中，我們將討論因?yàn)槎掏ǖ乐卸S電勢(shì)分布和高電場(chǎng)而形成的各類不良影響。
1、載波速率飽和度和聯(lián)通性降級(jí)
通道中的電子甩尾速率與較低電場(chǎng)值的電場(chǎng)成比列。這種飄移速率常常會(huì)在高電場(chǎng)飽和。這稱為速率飽和度。對(duì)于短通道元件，橫向電場(chǎng)一般也降低。在這樣的高電場(chǎng)下，發(fā)生影響的I-V特點(diǎn)的速率飽和。對(duì)于相同的基頻電流，的飽和模式在較低的漏-源電流值和飽和電壓增加的情況下實(shí)現(xiàn)。
因?yàn)檩^高的垂直電場(chǎng)，通道的自旋離開氧化物界面。這造成自旋遷移率的增加和漏極電壓的增加。
2、漏極感應(yīng)障礙減少
另一個(gè)短通道效應(yīng)稱為DIBL，其指的是在較高漏極電流下閥值電流的增加。假如基極電流不足以反轉(zhuǎn)表面（即集電極電流