邏輯門電路2.1邏輯約定與邏輯電平2.2基本邏輯門電路2.3TTL集成邏輯門電路2.4CMOS集成邏輯門電路本章小結邏輯門電路2.1邏輯約定與邏輯電平邏輯約定邏輯關系中的邏輯變量和函數的取值有0和1兩種狀態(tài)，這在邏輯電路中一般是用帶有高、低電平的電流訊號來表示的。據情況，有如下兩種表示方式：（1）正邏輯：用高電平表示邏輯1，低電平表示邏輯0。（2）負邏輯：用高電平表示邏輯0，低電平表示邏輯1。采用哪一種表示方式，我們稱為邏輯約定，這在研究具體邏輯電路之前首先要確定。一般在沒有特殊標明時均采用正邏輯約邏輯電平在研究邏輯電路時，只要能確定高、低電平就可以確定邏輯狀態(tài)，所以高、低電平可以不再是精確的某一個數值，而是可在一定范圍內取值的邏輯電平，如圖2-1所示。因為邏輯電平容許有一定的變化范圍（不同類型的元件不太相同），因而數字電路在器件的精度，電路的穩(wěn)定性及可靠性等方面均比模擬電路要求低如何判斷ttl門電路的輸出狀態(tài)，這也是數字電路的特性。邏輯門電路圖2-1邏輯電平邏輯門電路2.2基本邏輯門電路2.2.1晶閘管門電路晶閘管與門圖2-2晶閘管與門邏輯門電路若假設晶閘管的正向壓降UV，輸入端對地的高電平和低電平分別為UIH=+3V，電源電流UCCV時，晶閘管VD1V時，晶閘管VD1優(yōu)先導通，UD2反偏截至。
V時，晶閘管VD2優(yōu)先導通，UD1反偏截至。V時，晶閘管VD1邏輯門電路表2-1晶閘管與門電路電平關系表邏輯門電路表2-2與邏輯的真值表由真值表可看出，這是一個與門電路。它完成的邏輯關系為Y=AB（2-1）晶閘管或門圖2-3晶閘管或門邏輯門電路表2-3晶閘管或門電路的電平關系表邏輯門電路表2-4或邏輯真值表由真值表可看出，這是一個或門電路。它完成的邏輯關系為邏輯門電路2.2.2二極管非門電路實現邏輯非運算的電路稱為非門。圖2-4二極管非門（a）電路;CCRc邏輯門電路完成非邏輯的二極管電路為一反相器，即二極管工作在開關狀態(tài)，其工作原理如下：當輸入UV。表2-5為非門電路電位關系表，表2-6是其真值表。邏輯門電路表2-5非門電位關系表邏輯門電路表2-6非門真值表邏輯門電路由前面剖析可得二極管非門的邏輯表達式為以上我們剖析了基本邏輯門電路的工作原理及邏輯功能，值得一提的是，當我們從各電路的電位關系得到真值表時，均采用的正邏輯約定規(guī)定，即0V0，3V1。假如現將正邏輯改為負邏輯，即0V1，3V0，則我們可分別從表2-1和表2-3中得到另外兩個真值表。觀察這兩個新的真值表，不難看出，正邏輯的與門弄成了負邏輯的或門，而正邏輯的或門成為了負邏輯的與門。
所以我們在剖析、設計邏輯電路時，一定要注意邏輯約定。邏輯門電路2.2.3組合邏輯門與非門把一個與門和非門組合在一起，就構成了與非門，進而完成與非邏輯運算。二輸入與非門的邏輯符號如圖2-5所示，表2-7為與非門真值表。與非門的邏輯表達式為AB邏輯門電路圖2-5與非門邏輯符號邏輯門電路表2-7與非門真值表或非門把一個或門和一個非門組合在一起，就構成了或非門，可以實現或非邏輯運算。二輸入或非門的邏輯符號如圖2-6所示，表2-8為或非門真值表。或非門的邏輯表達式為邏輯門電路圖2-6非門邏輯符號邏輯門電路表2-8或非門真值表與或非門把兩個與門、一個或門和一個非門組合在一起就構成了一個基本的與或非門，可實現簡單的與或非邏輯運算，其邏輯符號如圖2-7所示。與或非門的邏輯表達式為CDAB邏輯門電路圖2-7與或非門邏輯符號異或門也是一常用的組合邏輯門，其邏輯關系如表2-9所示。異或運算的邏輯關系為邏輯門電路表2-9異或門真值表邏輯門電路圖2-8異或門邏輯符號邏輯門電路思試題邏輯門電路2.3TTL集成邏輯門電路電路結布光2-9標準系列與非門此時UCC通過R的發(fā)射結提供足夠大的電壓，使處于截至狀態(tài)。
對于V當輸入端有低電平(0.3V)時。此時V管發(fā)射結導通，將VB1鉗坐落1V。此電流不足以使截至如何判斷ttl門電路的輸出狀態(tài)，輸出為高電平。邏輯門電路表2-10TTL與非門電路的電平關系表邏輯門電路表2-11與非門真值表邏輯門電路2.3.2TTL門電路的特點與參數TTL門的電流傳輸特點它大致可以分為3段，即：AB段：u為高電平，此時與非門處于截至(關門)狀態(tài)。BC段：u做線性變化，此段為與非門的轉換段。CD段：u為低電平，此時與非門處于導通(開門)狀態(tài)。邏輯門電路圖2-10TTL與非門電流傳輸特點3.63.02.01.00.30.51.01.52.0電源電流UCCCC為保證電路正常工作時的電源電流，額定值為5V，容許波動5%。輸出高電平UOHOH為與非門處于截至狀態(tài)(AB段)時的輸出電平。UOH型值是3.6V，產品規(guī)定為2.7輸出低電平UOLOL為與非門處于導通狀態(tài)(CD段)時的輸出電平。UOL型值是0.3V，產品規(guī)定為0.5輸入高電平UIHIH為使與非門輸出為低電平(導通)時的輸入電平。它與邏輯1相對應。UIH的典型值是3.6V，產品規(guī)定，一般也把這個值稱為開門電平，意為能保證與非門處于導通(開門)狀態(tài)的最小輸入電平。
輸入低電平UILIL為使與非門輸出為高電平(截至)時的輸入電平，它與邏輯0相對應。UIL的典型值是0.3V，產品規(guī)定為0.8V，一般這個值合稱為關門電平，意為能保證與非門處于截至(關門)狀態(tài)的最大輸入電平。輸入高電平噪音容限UNHNH為在保證輸出為低電平時，容許疊加于輸入高電平上的噪音電流。在實際定義時，用同類與非門的輸出高電平作為輸輸入低電平噪音容限UNLNL為在保證輸出為高電平時，容許疊加于輸入低電平上的噪音電平。在實際定義時，用同類與非門的輸出低電平作為輸入，則輸入高電平電壓IIHIH為與非門輸入高電平時流入輸入端的電壓。產品規(guī)定，OHmin=2.為20μA。其數學意義為作為負載的與非門在輸入高電平時，可“拉出”前級門的輸出端電壓。輸入低電平電壓IILIL為與非門輸入低電平時流出輸入端的電壓。產品規(guī)定，OLmax=0.=0.4mA。其數學意義為作為負載的與非門在輸入低電平時，可“灌入”前級門的輸出端電壓。邏輯門電路10)輸出高電平電壓IOHOH為與非門輸出高電平時流出輸出端的電壓。產品規(guī)定OHmax為0.4mA，它是被負載“拉出”的電壓。
11)輸出低電平電壓IOLOL為與非門輸出低電平時流入輸出端的電壓。產品規(guī)定邏輯門電路12)扇出系數NN為與非門可帶同類門的個數。當輸出低電平時，當輸出高電平時，邏輯門電路13)輸出高電平電源電壓為與非門輸出高電平時的電源電壓。產品規(guī)定I為1.6mA。14)輸出低電平電源電壓ICCLCCL為與非門輸出低電平時的電源電壓。產品規(guī)定I4.4mA。以上2個電源電壓參數均為空載下測試，并是靜態(tài)工作參數，在動態(tài)工作時，實際值要減小。另外，按照ICC可得到與非門的幀率CCCCCC邏輯門電路15)平均延后時間tpd當與非門輸入方波電流時，其輸出波形對輸入波形有一定的時間延后。如圖2-11所示，從輸入波形增長沿的中點到輸出波形上升沿的中點之間的延后稱為截至時間tPLH；從輸入波形上升沿中點到輸出波形增長沿中點間的時間延后稱為導通延后時PLH。二者的平均值稱為平均延后時間，即pd(2-10)平均延后時間反映了與非門的開關速率。產品規(guī)定tpdmax為15ns。
邏輯門電路圖2-11平均延后時間0.5IM0.5邏輯門電路16)幀率—延遲積對于一個理想的門電路來說，應當是速率快，幀率低。但實際上這是個矛盾的問題，常常是速率快都會降低幀率，而功耗小則速率就低。所以在實際應用中，力求它們的綜合性能高即可。幀率—延遲積即為評判這一綜合性能的指標：pdCCPD(2-11)邏輯門電路2.3.3柵極開路門和三態(tài)門