【題5.14】已知維持阻塞結構D觸發器各輸入端的電流波形如圖P5.14所示，試畫出Q、Q’端對應的電流波形。解：依據和Q’的電流波形如圖A5.14.【題5.15】已知CMOS邊緣觸發形式JK觸發器各輸入端的電流波形如圖P5.15所示，試畫出Q、Q’端對應的電流波形。解：按照JK觸發器邏輯功能的定義和邊緣觸發形式的動作特性，畫出的Q、Q’端電流波形如圖A5.15。【題5.16】在脈沖觸發T觸發器中，已知T、CLK端的電流波形如圖P5.16所示，試畫出Q、Q’端對應的電流波形。設觸發器的初始狀態為Q=0。解：按照壓波形如圖A5.16.。【題5.17】在圖P5.17的主從結構JK觸發器電路中，已知CLK和輸入訊號T的電流波形如圖所示，試畫出觸發器輸出端Q和Q’的電流波形。設觸發器的起始狀態為Q=0。解：將JK觸發器的J接在一起作為輸入端，就得到了T觸發器。根據T觸發器的邏輯功能和脈沖觸發形式的動作特性，就到得到了圖A5.17中Q、Q’端的電流波形。【題5.18】設圖P5.18各觸發器的初始狀態皆為Q=0，試畫出在CLK訊號連續作用下各觸發器輸出端的電流波形。解：按照每位觸發器的邏輯功能和觸發形式，畫出輸出端Q的電流波形，如圖A5.18。
【題5.19】試寫出圖P5.19（a）中各電路的次態函數（即Q1*、Q2*、Q3*、Q4*與現態和輸入變量之間的函數式），并畫出在圖P5.19（b）給定訊號的作用下Q1、Q2、Q3、Q4電流波形。假設各觸發器的初始狀態均為Q=0。解：由圖中可寫出觸發器FF1的驅動多項式為J1=A’；K1=B’將它們代入JK觸發器的特點多項式Q*=JQ’+K’Q，得到Q1*=A’Q1’+BQ1觸發器FF2的驅動多項式為S2=AB；R2=(A+B)’將它們代入SR觸發器的特點多項式Q*=S+R’Q，得到Q2*=AB+(A+B)Q2觸發器FF3的驅動多項式為T3=AB，將它代入T觸發器的特點多項式Q*=TQ’+T’Q=TQ，于是得到Q3*=（AB）Q3觸發器FF4的驅動多項式為D4=AB，將它代入D觸發器的特點多項式Q*=D，得到Q4*=AB開始依次按照每位觸發器的狀態多項式求出它們在CLK訊號作用后應有的次態，就可以畫出Q1、Q2、Q3、Q4在一系列CLK訊號作用下的電流波形了，如圖A5.19所示。5.20】在圖P5.20電路中已知輸入訊號uI的電流波形如圖所示，試畫出與之對應的輸出電流uO的波形。觸發器為維持阻塞結構，初始狀態為Q=0。
（提示：應考慮觸發器和異或門的傳輸延后時間。）uI=0、Q=0時，異或門的輸出uO等于0。uI變為高電平之后，uO也弄成高電平。由于uO也是觸發器的時鐘輸入端，所以經過觸發器的延后時間后，Q狀態；再經過異或門的傳輸延后時間，uO回到低電平。為此，uO高電平持續時間等于觸發器的傳輸延后時間與異或門的傳輸延后時間之和。uI從高電平跳變至低電平之后電路的工作過程與上述過程類似。這樣就得到了圖A5.20的uO電流波形。【題5.21】在圖P5.21所示的主從JK觸發器電路中，CLK的電流波形如圖中所示，試畫出Q端對應的電流波形。設觸發器的初始狀態為Q=0。解：在CLK=1期間主從JK觸發器的主觸發器接收輸入訊號。若此期間出現A=1號，則主觸發器被置1，在CLK變為低電平后，從觸發器驟然被置1，使輸出為Q=1。而當CLK回到高電平之后與非門的輸出變為低電平，于是又通過異步置這樣我們就得到了圖A5.21的波形圖。借助這個電路可以監視在CLK=1期間A端是否有高電平訊號輸入。假如A端由高電平輸入訊號，則Q端給出一個正脈沖；假如A端沒有輸入訊號，則Q端一直為0。5.22】圖P5.22所示是用CMOS邊緣觸發器和或非門組成的脈沖分頻電路。
試畫出在一系列CLK脈沖作用下Q1、Q2個CLK脈沖到來之前D1=1、D2=0，CLK上升沿抵達后將兩個觸發器置成Q1=1、Q2=0。個CLK脈沖到來之前D1=1、D2=1如圖所示高級英文，CLK上升沿抵達后Q1=1、Q2=1。個CLK脈沖到來之前D1=0、D2=1，CLK上升沿抵達后Q1=0、Q2=1。但因為Q1的低電平接到了第2個觸發器FF2的異步置0端，所以在Q變為0之后立即將FF2置0，于是電路回到了起始狀態。據此即可畫出Q1和Q2的電流波形。按照Z=（Q1+CLK）’，才能很容易地從Q1和CLK的波形得到了Z的波形了，如圖A5.22。【題5.23】圖P5.23所示是用維持阻塞結構D觸發器組成的脈沖分頻電路。試畫出在一系列CLK脈沖作用下輸出端Y對應的電流波形。設觸發器的初始狀態均為Q=0。個CLK上升沿抵達前D1=1，所以CLK上升沿抵達后Q1=1。第1個CLK降沿抵達前D2=0，所以CLK增長沿抵達后Q2=0。個CLK上升沿抵達前D1=0，所以CLK上升沿抵達后Q1=0。第2個CLK增長沿抵達前D2=1，所以CLK增長沿抵達后Q2=1。個CLK上升沿抵達前D1=0，所以CLK上升沿抵達后Q1=0。
第3個CLK增長沿抵達前D2=0，所以CLK增長沿抵達后Q2=0，電路又回到了開始的狀態。Q1、Q2的電流波形如圖A5.23所示。由于Y=（Q1+Q2）’，所以從Q1和Q2的波形就可以畫出Y的波形了，如圖A5.23所示。【題5.24】試畫出圖P5.24所示的電路輸出端Y、Z的電流波形。輸入訊號A和CLK的電流波形如圖中所示。設觸發器的初始狀態均為Q=0。解：按照給定的CLK的電流波形以及邊緣觸發D觸發器的工作特點即可畫出Q1端的電流波形。由于兩個觸發器之間是按移位寄存器接法聯接的，所以將Q1的波形右移一個CLK時間如圖所示高級英文，就是Q2的電流波形。由圖可知Z=（Q1Q2’）’；Y=（Q1’Q2）’從得到的Q1、Q2的波形就得到了圖A5.24的電流波形。【題5.25】試畫出圖P5.25電路輸出端Q2的電流波形。輸入訊號A和CLK的電流波形與上題相同。假設觸發器為主從結構，初始狀態均為Q=0。變為高電平時FF1的主觸發器被置1，A回到低電平后從觸發器置1，使Q1=1。隨即到來的CLK增長沿使FF2置1，Q2’變為低電平，于是又將FF1置0。.下一個CLK訊號抵達后，FF2被置0，電路又返回開始時的Q1=Q2=0狀態。
由此畫得Q2的電流波形如圖A5.25所示。【題5.26】試畫出圖P5.26電路在一系列CLK訊號作用下Q1、Q2、Q3端輸出電流的波形。觸發器均為邊緣觸發形式，初始狀態為Q=0。解：由于接成了狀態，所以每每它們的時鐘訊號增長沿到來時都要翻轉，即Q*=Q’。據此便可畫出Q1、Q2的波形了。而FF3的輸入為時，FF3有時鐘訊號抵達則狀態翻轉；而Q2=0時雖然有時鐘訊號到來，FF3狀態也不改變。FF3的時鐘訊號取自Q1，由此便可畫出Q3的電流波形了。Q1、Q2、Q3的電流波形如圖A5.26所示。【題5.27】試畫出圖P5.27電路在圖中所示CLK、R’D訊號作用下Q1、Q2、Q3的輸出電流波形，并說明Q1、Q2、Q3輸出訊號的頻度與CLK訊號頻度之間的關系。解：因為每位觸發器都接成了D=Q’，所以Q*=Q’，即每次時鐘到來后都要翻轉，這樣就得到了圖A5.27的波形圖。由圖可見，若輸入的CLK頻度為fo,則Q1、Q2、Q3輸出脈沖的頻度依次為1/2fo、1/4fo、1/8fo。【題5.28】設計一個4人搶答邏輯電路。具體要求如下：人再按動按鍵對電路不起作用。解：見圖A5.28。圖中A、B、C、D四個按鍵各由一名參賽者控制，按鍵J由主持人控任何一個按鍵首先按下時，對應的觸發器被置1，這個觸發器的Q’端急劇變為低電平，將與非門G封鎖，其余的觸發器不再有CLK訊號輸入，不可能置1
