簡(jiǎn)單的邏輯電路通常是由門電路構(gòu)成，也可以用三極管來(lái)制作，例如，一個(gè)NPN三極管的集電極和另一個(gè)NPN三極管的發(fā)射極連接，這就可以看作是一個(gè)簡(jiǎn)單的與門電路，即：當(dāng)兩個(gè)三極管的基極都接高電平的時(shí)候，電路導(dǎo)通，而只要有一個(gè)不接高電平，電路就不導(dǎo)通。
常見(jiàn)的門電路如下所示：
非門：利用內(nèi)部結(jié)構(gòu)，使輸入的電平變成相反的電平，高電平（1）變低電平（0），低電平（0）變高電平（1）。 A B 0 1 1 0 與門：利用內(nèi)部結(jié)構(gòu)，使輸入兩個(gè)高電平（1），輸出高電平（1），不滿足有兩個(gè)高電平（1）則輸出低電平（0）。 A B C 0 0 0 0 1 0 1 0 0 1 1 1 或門：利用內(nèi)部結(jié)構(gòu)，使輸入至少一個(gè)輸入高電平（1），輸出高電平（1），不滿足有兩個(gè)低電（0）輸出高電平（1） A B C 0 0 0 0 1 1 1 0 1 1 1 1 與非門：利用內(nèi)部結(jié)構(gòu)，使輸入至多一個(gè)輸入高電平（1），輸出高電平（1），不滿足有兩個(gè)高電平（1）輸出高電平（1）。 A B C 0 0 1 0 1 1 1 0 1 1 1 0 或非門：利用內(nèi)部結(jié)構(gòu)，使輸入兩個(gè)輸入低電平（0），輸出高電平（1），不滿足有至少一個(gè)高電平（1）輸出高電平（1）。 A B C 0 0 1 0 1 0 1 0 0 1 1 0 異或門：當(dāng)輸入端同時(shí)處于低電平（0）或高電平（1）時(shí)，輸出端輸出低電平（0），當(dāng)輸入端一個(gè)為高電平（1），另一個(gè)為低電平時(shí)（0），輸出端輸出高電平（1）。 A B C 0 0 0 0 1 1 1 0 1 1 1 0 同或門：當(dāng)輸入端同時(shí)輸入低電平（0）或高電平（1）時(shí)，輸出端輸出高電平（1），當(dāng)輸入端一個(gè)為高電平（1），另一個(gè)為低電平時(shí)（0），輸出端輸出低電平（0）。 A B C 0 0 1 0 1 0 1 0 0 1 1 1

zNM物理好資源網(wǎng)(原物理ok網(wǎng))