尖峰電壓的產生：
輸出高電平時從電源汲取的電壓Ioh通常與輸出低電平時輸入的電壓Iol不同，即Iol>Ioh。 以右圖中的TTL與非門為例說明尖峰電壓的產生：
輸出電流如下圖(a)所示，電源電壓的理論波形如下圖(b)所示，實際電源電壓保險如下圖(c)所示。 從圖（c）可以看出，電源電壓在輸出由低電平切換到高電平時有一個短而大的峰值。 峰值電源電壓的波形隨所用組件的類型和連接到輸出的容性負載而變化。
尖峰電壓的主要原因是：
輸出級的T3、T4管設計為同時導通。 在與非門由輸出低電平變為高電平的過程中，輸入電流的負跳變在T2和T3的柵極回路中形成較大的反向驅動電壓，因為T3的飽和深度設計得低于T2 大，反向驅動電壓會使T2 先脫離飽和而截止。 T2截止后，其電樞電位升高，使T4導通。 而且此時T3還沒有脫離飽和狀態，所以在很短的設計中T3和T4會同時導通，從而形成一個很大的ic4，使電源電壓產生一個尖峰電壓。 圖中的R4就是為了限制這個峰值電壓而設計的。
低幀率型TTL門電路中的R4較大，因此其峰值電壓較小。 當輸入電流由低電平變為高電平時，與非門的輸出電平由高電平變為低電平，T3和T4也可能同時導通。 但當T3開始導通時，T4處于放大狀態，兩管集電極-發射極電流較大，因此形成的峰值電壓較小，對電源電壓形成的影響為比較小。
電壓尖峰的另一個原因是負載電容的影響。 與非門的輸出端實際上有一個負載電容CL。 當柵極輸出由低變高時，電源電流通過T4對電容CL充電，從而產生峰值電壓。
當與非門的輸出由高電平切換到低電平時，電容CL通過T3放電。 此時放電電壓不通過電源，所以CL的放電電壓對電源電壓沒有影響。
抑制尖峰電壓：
1、在布線上采取措施，盡量減少信號線的雜散電容；
2、另一種方法是盡量增加電源的阻值，使峰值電壓不至于引起過大的電源電流波動；
3、通常的做法是使用去耦電容進行檢波，一般放置在電路板的電源入口處。
一個1uF~10uF的去耦電容電路板電流過大的原因電感，濾除低頻噪聲； 在電路板各有源元件的電源與地之間放置0.01uF～0.1uF的去耦電容（高頻混頻電容）。 以濾除高頻噪聲。 混頻的目的是為了濾除疊加在電源上的交流干擾，但并不是說電容用的越大越好，因為實際的電容并不是理想的電容，并不具備所有的特性一個理想的電容器。
去耦電容的選擇可按C=1/F估算，其中F為電路頻率，即10MHz取0.1uF，取0.01uF。 通常取0.1~0.01uF即可。
放置在有源元件旁邊的高頻混頻電容有兩個作用。 二是濾除沿電源傳導的高頻干擾，一是及時補充元器件高速運行所需的峰值電壓。 因此，需要考慮電容器的放置。
由于寄生參數的存在，實際電容可以等效為串聯在電容上的內阻和電感，稱為等效串聯內阻（ESR）和等效串聯電感（ESL）。 因此，實際電容器是一個串聯諧振電路，其諧振頻率為：
實際的電容在高于 Fr 的頻率下是電容性的，而在低于 Fr 的頻率下是電感性的，所以電容更像是一個帶阻檢測器。
10uF電解電容ESL大，Fr大于1MHz。 對50Hz等低頻噪聲有很好的檢測效果，但對高達千兆位的高頻開關噪聲無作用。
電容器的ESR和ESL是由電容器的結構和使用的介質決定的，而不是由電容量決定的。 使用容量較大的電容器并不能提高抑制高頻干擾的能力。 對于同一種電容，在頻率高于Fr時，大容量的阻抗比小容量的小，但如果頻率低于Fr，ESL決定阻抗不會有差異兩者之間。
在電路板上使用過多的大容量電容無助于濾除高頻干擾，尤其是在使用高頻開關電源時。 另一個問題是，過多的大容量電容減少了上電和熱插拔電路板時對電源的沖擊，容易造成電源電流上升、電路板接頭打火、電流上升緩慢等問題。在電路板。
PCB布局中去耦電容的放置
對于電容器的安裝，首先要提到的是安裝距離。 電容量最小的電容器具有最高的諧振頻率和最小的去耦直徑，因此放置在最靠近芯片的位置。 容量稍大的可以放遠一些，容量最大的放在最里層。 此外，所有用于芯片去耦的電容都應盡可能靠近芯片。
下面的圖 1 是放置的反例。 本例中的電容器額定值大致遵循 10x 額定值關系。
還有一點需要注意的是，在放置的時候，最好將它們均勻地分布在芯片的周圍，而且每個電容等級都必須這樣做。 一般在設計芯片時，都會考慮電源和地引腳的排列，它們通常均勻分布在芯片的四個面。 因此，芯片周圍存在電流干擾，去耦也必須在整個芯片區域均勻。 如果將上圖中的680pF電容全部放置在芯片下部電路板電流過大的原因電感，由于去耦直徑的問題，芯片上部的電流擾動無法很好的去耦。
電容器安裝
安裝電容時，從過孔中拉出一小段引線，然后通過盲孔連接到電源層，接地端也一樣。 這樣，流過電容的電壓回路為：電源層-”via-”-”pad-”-”pad-”-”via-” plane，圖2直觀的給出了電壓回流路徑。
第一種方式是從過孔引出長引出線，然后連接盲孔。 這將引入大的寄生電感。 一定要防止這種情況。 這是最糟糕的安裝方法。
第二種方式是在過孔兩端附近打孔，比第一種方式小很多，橋接面積小很多，寄生電感也小一些，可以接受。
第三種方式是在過孔的側面打孔，進一步減小了環路面積，寄生電感比第二種方式更小，是一種更好的方式。
第四種是在過孔的兩邊鉆孔。 與第三種方法相比，相當于將電容的每一端通過盲孔分別并聯到電源層和地層。 與第三種方法相比，寄生電感更小，只要空間允許，盡量使用這些技術。
最后一種方式是直接在過孔上鉆孔，寄生電感最小，而且釬焊可能會有問題。 是否使用它取決于加工能力和形式。
推薦第三種和第四種方法。
需要指出的是：一些工程師為了節省空間，有時對多個電容使用普通盲孔，任何情況下都不要這樣做。 最好想辦法優化電容組合的設計，減少電容的數量。
因為印制線越寬，電感越小，過孔到盲孔的引出線要盡量加寬，有條件的話盡量和過孔一樣長。 這樣雖然是0402封裝的電容，也可以用20mil寬的引出線。 引線和盲孔的安裝如圖4所示，注意圖中的各種規格。