▼
在對某一設計的部份電路進行傍路，雙通道(大電容小電容)或是多通道(三個以上的小電容組成，通常在dsp上用的比效多，目的是使頻度特點更好。)在電容的接地端，(相線的寬與乍會導致頻度的特點)，比如在ccd的中的，要量電容的接地端的諧波。這就指的是近地端。
在直流饋線中濾出一切交流成份，可將不同的電容并聯，濾低頻要求電容大，但引線電感不大適宜濾高頻，濾高頻要求電容小，不適宜濾低頻，如將她們并聯可以同時濾除高低頻。
有些檢波電路用3個電容并聯，分別是電解電容、紙質電容、云母電容，分別濾除電源頻度、音頻和射頻。并聯后電容的esr也會小一點。
這么電路圖中常常有一排排電容，大部份是0.1uf的還有10uf的，這大小和個數多少是如何算的？
通常說是退耦電容。
芯片或則說數字電路開關時侯對電源影響大，造成電源波動，就要用電容來退偶。
容量通常為芯片開關頻度的倒數，假如頻度是1MHz的，就選用1/1M，也就是1uF的電容。可以取大點的。
最好就是一個芯片一個退偶電容，電源處還要有，用的數目還是挺大的。
在通常的設計中提及電源去耦一般用0.1uF和10uF、2.2uF、47uF，在實際應用中如何選擇？依據不同電源輸出還是后續電路呢？
一般情況下，并聯兩個電容就早已足夠了，但對一些電路加上更多的并聯電容療效可能會更好。
并聯不同電容值的電容能確保在一個較寬的頻度范圍內都得到一個很低的交流阻抗。
在集電極的電源抑制（PSR）能力增長的頻度范圍內，電源旁路尤其重要。電容才能補償放大器PSR的增長。在很寬的頻度范圍內，這條低阻通路都能確保噪音不會步入芯片。
在較低的頻度下，較大的電容能提供一條到地的低阻通路。一旦這些電容達到自諧振頻度，其電容特點消失，轉而弄成具有電感特點的器件。這就是為何使用多個電容并聯的主要誘因電容并聯怎么算容量，它們就能在很寬的頻度范圍內保持一個較低的交流阻抗。
電源混頻電路中，將0.1uf和10uf的電容并上去使用，有哪些作用？
芯片供電要求電源穩定，而實際電源并不穩定，參雜高頻以及低頻干擾。
實際電容與理想電容有很大差異，同時具有RLC三性。
10uf電容對于濾除低頻干擾有較好作用，但對于高頻干擾，電容呈現感性，阻抗很大，難以有效濾除，因而再并一個0.1uf的電容濾除高頻份量．
假如你的設計要求不高，也沒必要完全依照此規則。
依據經驗電容并聯怎么算容量，電路的總供電原理圖，原理圖設計時把這種電容畫一起，由于它們是同一網路，而到實際PCB設計時，這種電容分別放置到各自作用的IC處。
電容容量越大、信號頻度越大，電容呈現的交流阻抗越小。
電源（或則訊號）或多或少就會疊加一些交流的高頻和低頻訊號，這種交流訊號對系統來說是不利的。
電容并聯置于IC電源腳到地，通常是為了濾除這些對系統不利的交流訊號。
10uf的電容和0.1uf一起上是為了使電源（或則是訊號）對地的交流阻抗在很寬的頻度范圍內都很小，這樣交流成份能可以被濾除得更干凈。
小結：因為實際供電電源，參雜著高頻以及低頻干擾雜訊，10uf電容對于濾除低頻雜訊有較好作用，但對于高頻雜訊，電容呈現感性，阻抗很大，難以有效濾除，因而再并一個０.１uf的電容濾除高頻雜訊。
