▼
在對(duì)某一設(shè)計(jì)的部份電路進(jìn)行傍路，雙通道(大電容小電容)或是多通道(三個(gè)以上的小電容組成，通常在dsp上用的比效多，目的是使頻度特點(diǎn)更好。)在電容的接地端，(相線的寬與乍會(huì)導(dǎo)致頻度的特點(diǎn))，比如在ccd的中的，要量電容的接地端的諧波。這就指的是近地端。
在直流饋線中濾出一切交流成份，可將不同的電容并聯(lián)，濾低頻要求電容大，但引線電感不大適宜濾高頻，濾高頻要求電容小，不適宜濾低頻，如將她們并聯(lián)可以同時(shí)濾除高低頻。
有些檢波電路用3個(gè)電容并聯(lián)，分別是電解電容、紙質(zhì)電容、云母電容，分別濾除電源頻度、音頻和射頻。并聯(lián)后電容的esr也會(huì)小一點(diǎn)。
這么電路圖中常常有一排排電容，大部份是0.1uf的還有10uf的，這大小和個(gè)數(shù)多少是如何算的？
通常說(shuō)是退耦電容。
芯片或則說(shuō)數(shù)字電路開(kāi)關(guān)時(shí)侯對(duì)電源影響大，造成電源波動(dòng)，就要用電容來(lái)退偶。
容量通常為芯片開(kāi)關(guān)頻度的倒數(shù)，假如頻度是1MHz的，就選用1/1M，也就是1uF的電容。可以取大點(diǎn)的。
最好就是一個(gè)芯片一個(gè)退偶電容，電源處還要有，用的數(shù)目還是挺大的。
在通常的設(shè)計(jì)中提及電源去耦一般用0.1uF和10uF、2.2uF、47uF，在實(shí)際應(yīng)用中如何選擇？依據(jù)不同電源輸出還是后續(xù)電路呢？
一般情況下，并聯(lián)兩個(gè)電容就早已足夠了，但對(duì)一些電路加上更多的并聯(lián)電容療效可能會(huì)更好。
并聯(lián)不同電容值的電容能確保在一個(gè)較寬的頻度范圍內(nèi)都得到一個(gè)很低的交流阻抗。
在集電極的電源抑制（PSR）能力增長(zhǎng)的頻度范圍內(nèi)，電源旁路尤其重要。電容才能補(bǔ)償放大器PSR的增長(zhǎng)。在很寬的頻度范圍內(nèi)，這條低阻通路都能確保噪音不會(huì)步入芯片。
在較低的頻度下，較大的電容能提供一條到地的低阻通路。一旦這些電容達(dá)到自諧振頻度，其電容特點(diǎn)消失，轉(zhuǎn)而弄成具有電感特點(diǎn)的器件。這就是為何使用多個(gè)電容并聯(lián)的主要誘因電容并聯(lián)怎么算容量，它們就能在很寬的頻度范圍內(nèi)保持一個(gè)較低的交流阻抗。
電源混頻電路中，將0.1uf和10uf的電容并上去使用，有哪些作用？
芯片供電要求電源穩(wěn)定，而實(shí)際電源并不穩(wěn)定，參雜高頻以及低頻干擾。
實(shí)際電容與理想電容有很大差異，同時(shí)具有RLC三性。
10uf電容對(duì)于濾除低頻干擾有較好作用，但對(duì)于高頻干擾，電容呈現(xiàn)感性，阻抗很大，難以有效濾除，因而再并一個(gè)0.1uf的電容濾除高頻份量．
假如你的設(shè)計(jì)要求不高，也沒(méi)必要完全依照此規(guī)則。
依據(jù)經(jīng)驗(yàn)電容并聯(lián)怎么算容量，電路的總供電原理圖，原理圖設(shè)計(jì)時(shí)把這種電容畫一起，由于它們是同一網(wǎng)路，而到實(shí)際PCB設(shè)計(jì)時(shí)，這種電容分別放置到各自作用的IC處。
電容容量越大、信號(hào)頻度越大，電容呈現(xiàn)的交流阻抗越小。
電源（或則訊號(hào)）或多或少就會(huì)疊加一些交流的高頻和低頻訊號(hào)，這種交流訊號(hào)對(duì)系統(tǒng)來(lái)說(shuō)是不利的。
電容并聯(lián)置于IC電源腳到地，通常是為了濾除這些對(duì)系統(tǒng)不利的交流訊號(hào)。
10uf的電容和0.1uf一起上是為了使電源（或則是訊號(hào)）對(duì)地的交流阻抗在很寬的頻度范圍內(nèi)都很小，這樣交流成份能可以被濾除得更干凈。
小結(jié)：因?yàn)閷?shí)際供電電源，參雜著高頻以及低頻干擾雜訊，10uf電容對(duì)于濾除低頻雜訊有較好作用，但對(duì)于高頻雜訊，電容呈現(xiàn)感性，阻抗很大，難以有效濾除，因而再并一個(gè)０.１uf的電容濾除高頻雜訊。
