大家都知道，制作PCB就是將設(shè)計(jì)好的原理圖變成真正的PCB電路板。 請(qǐng)不要低估這個(gè)過(guò)程。 有很多東西原則上是可行的，但在項(xiàng)目中卻沒(méi)有實(shí)現(xiàn)，或者是別人能實(shí)現(xiàn)，但別人卻做不到的事情。 因此，制作一塊PCB板并不難，但制作一塊好的PCB板卻不是一件容易的事。
微電子領(lǐng)域的兩大難點(diǎn)在于高頻信號(hào)和弱信號(hào)的處理。 對(duì)此，PCB制造水平就顯得尤為重要。 相同的原理設(shè)計(jì)、相同的元件、不同人制作的PCB具有相同的特性。 結(jié)果不同，那么怎樣才能做出好的PCB板呢？
根據(jù)往年的經(jīng)驗(yàn)，我想從以下幾個(gè)方面談?wù)勎业南敕ǎ?span style="display:none">ZHW物理好資源網(wǎng)(原物理ok網(wǎng))
首先要明確設(shè)計(jì)目標(biāo)
在接到設(shè)計(jì)任務(wù)時(shí)，首先要明確其設(shè)計(jì)目標(biāo)，是普通PCB板、高頻PCB板、小信號(hào)處理PCB板，還是高頻小信號(hào)處理兼具的PCB板。 如果是普通的PCB板，只要布局布線(xiàn)合理整齊，機(jī)械規(guī)格準(zhǔn)確，如果有中負(fù)載線(xiàn)和長(zhǎng)線(xiàn)，必須采用一定的手段來(lái)處理，以減少負(fù)載。
當(dāng)板上有超過(guò)40MHz的信號(hào)線(xiàn)時(shí)，必須特別考慮此類(lèi)信號(hào)線(xiàn)，如線(xiàn)間噪聲等問(wèn)題。 如果頻率較高，對(duì)布線(xiàn)的寬度會(huì)有更嚴(yán)格的限制。 根據(jù)分布參數(shù)網(wǎng)絡(luò)理論，高速電路及其連接之間的相互作用是決定性因素，在系統(tǒng)設(shè)計(jì)中不可忽視。 隨著柵極傳輸速率的增加，信號(hào)線(xiàn)上的阻力也會(huì)相應(yīng)減小，相鄰信號(hào)線(xiàn)之間的噪聲也會(huì)成反比減小。 一般高速電路的幀率和散熱量也很大。 PCB 應(yīng)該引起足夠的重視。
當(dāng)板上有毫伏級(jí)甚至微伏級(jí)的微弱信號(hào)時(shí)，需要特別小心這條信號(hào)線(xiàn)。 因?yàn)樾⌒盘?hào)太弱，特別容易受到其他強(qiáng)信號(hào)的干擾。 屏蔽措施通常是必要的。 否則噪音會(huì)大大降低。 因此，當(dāng)有用信號(hào)被噪聲吞噬時(shí)，就無(wú)法有效地提取出來(lái)。
單板的調(diào)試也應(yīng)該在設(shè)計(jì)階段就考慮到。 測(cè)試點(diǎn)的數(shù)學(xué)位置、測(cè)試點(diǎn)的隔離度等激勵(lì)因素不能忽視，因?yàn)橐恍┬⌒盘?hào)和高頻信號(hào)無(wú)法直接加到探頭上進(jìn)行檢測(cè)。
據(jù)悉，還應(yīng)考慮其他相關(guān)激勵(lì)措施，例如電路板的層數(shù)、所用元件的封裝外觀以及電路板的機(jī)械硬度。 在制作PCB板之前，有必要了解設(shè)計(jì)的設(shè)計(jì)目標(biāo)。
2、了解元器件的功能對(duì)布局布線(xiàn)的要求
我們知道，一些特殊器件對(duì)于布局和布線(xiàn)有特殊要求，例如LOTI和APH使用的模擬信號(hào)放大器。 模擬信號(hào)放大器需要穩(wěn)定的電源和低紋波。 模擬小信號(hào)部分應(yīng)盡量遠(yuǎn)離功率元件。 在OTI板上，小信號(hào)放大部分還專(zhuān)門(mén)配備了屏蔽罩，用于屏蔽雜散電磁干擾。
NTOI板上使用的GLINK芯片采用ECL工藝，幀率高且發(fā)熱嚴(yán)重，布局時(shí)必須特別考慮散熱問(wèn)題。 如果采用自然散熱，GLINK芯片必須放置在空氣流通比較順暢的地方，并且散發(fā)的熱量不能對(duì)其他芯片產(chǎn)生太大的影響。 如果板上裝有揚(yáng)聲器或其他大功率元件，可能會(huì)對(duì)電源造成嚴(yán)重污染，這一點(diǎn)也應(yīng)引起足夠的重視。
三元組件布局注意事項(xiàng)
考慮元件布局的第一個(gè)原因是電氣性能。 盡可能將連接緊密的組件放在一起。 特別是對(duì)于一些高速線(xiàn)路，在布置電源信號(hào)和小信號(hào)元件時(shí)，需要使其盡可能短。 分開(kāi)。 在滿(mǎn)足電路性能的前提下，還需要考慮元件擺放整齊、美觀，以便進(jìn)行測(cè)試。 電路板的機(jī)械規(guī)格和插頭的位置也需要仔細(xì)考慮。
高速系統(tǒng)中接地和互連線(xiàn)上的傳輸延遲時(shí)間也是系統(tǒng)設(shè)計(jì)中首先要考慮的因素。 信號(hào)線(xiàn)上的傳輸時(shí)間對(duì)整個(gè)系統(tǒng)速率影響很大，特別是對(duì)于高速ECL電路。 雖然集成電路塊本身速率很高，但由于背板上采用普通互連線(xiàn)（每30cm長(zhǎng)度約30cm，延遲量為2ns）減少了延遲時(shí)間，可以大大降低系統(tǒng)速率。
移位寄存器和同步計(jì)數(shù)器等同步工作部件最好放在同一塊插件板上。 由于時(shí)鐘信號(hào)到不同插??卡的傳輸延遲時(shí)間不相等，因此可能會(huì)導(dǎo)致移位寄存器出現(xiàn)錯(cuò)誤。 對(duì)于一塊板來(lái)說(shuō)，同步至關(guān)重要，從公共時(shí)鐘源到每個(gè)插件板的時(shí)鐘線(xiàn)必須具有相同的粗細(xì)。
四對(duì)接線(xiàn)注意事項(xiàng)
隨著OTNI和星型光纖網(wǎng)絡(luò)的設(shè)計(jì)完成，將會(huì)有更多帶有高速信號(hào)線(xiàn)的板卡需要設(shè)計(jì)。 這里將介紹高速線(xiàn)路的一些基本概念。
傳輸線(xiàn)
印刷電路板上的任何“長(zhǎng)”信號(hào)路徑都可以視為傳輸線(xiàn)。 如果線(xiàn)路的傳播延遲時(shí)間比信號(hào)的上升時(shí)間短得多，那么信號(hào)上升期間產(chǎn)生的所有反射都將被吞噬。 過(guò)沖、反沖和振鈴不再存在。 對(duì)于目前的大多數(shù)MOS電路來(lái)說(shuō)，由于單次傳輸延遲時(shí)間與上升時(shí)間的比值要大得多，所以走線(xiàn)可以長(zhǎng)達(dá)數(shù)米，而不會(huì)造成信號(hào)失真。 用于更快的邏輯電路，特別是超高速ECL。
對(duì)于集成電路來(lái)說(shuō)，由于邊沿速率較快，如果不采取其他措施，走線(xiàn)的寬度必須大大縮短，以保持信號(hào)的完整性。
有兩種方法可以使高速電路在相對(duì)較長(zhǎng)的線(xiàn)路上工作而不會(huì)出現(xiàn)嚴(yán)重的波形失真。 TTL 使用肖特基晶閘管鉗位快速增長(zhǎng)的邊沿，從而將過(guò)沖鉗位到低于地電位的三極管壓降。 這減少了先前反沖的幅度，較慢的上升沿允許過(guò)沖，但它會(huì)被處于電平“H”狀態(tài)的電路相對(duì)較高的輸出阻抗（50-80Ω）所衰減。 據(jù)悉，由于“H”級(jí)狀態(tài)具有較高的抗干擾能力，因此反沖問(wèn)題并不是很突出。 對(duì)于HCT系列元件，如果采用肖特基晶閘管鉗位和串聯(lián)內(nèi)阻端接的組合，其改善的功效將更加明顯。
當(dāng)沿信號(hào)線(xiàn)存在扇出時(shí)，上述 TTL 整形方法在更高的比特率和更快的邊沿速率下變得有些不足。 由于線(xiàn)路中存在反射波，它們往往會(huì)在低位速下合成，導(dǎo)致信號(hào)嚴(yán)重失真，抗干擾能力增強(qiáng)。 因此，為了解決反射問(wèn)題，ECL系統(tǒng)中一般采用另一種方法：線(xiàn)路阻抗匹配法。 通過(guò)這些方式可以控制反射并保證信號(hào)完整性。
嚴(yán)格來(lái)說(shuō)，對(duì)于邊沿速率較慢的傳統(tǒng) TTL 和 CMOS 組件來(lái)說(shuō)，傳輸線(xiàn)并不是非常必要。 對(duì)于邊緣速率更快的高速 ECL 元件來(lái)說(shuō)，傳輸線(xiàn)也并不總是必需的。 當(dāng)使用傳輸線(xiàn)時(shí)，它們的優(yōu)點(diǎn)是能夠預(yù)測(cè)線(xiàn)路的信噪比并通過(guò)阻抗匹配控制反射和振蕩。
1. 決定是否使用輸電線(xiàn)路有五個(gè)基本原因。 他們是：
(1)系統(tǒng)信號(hào)的邊沿速度；
(2) 連接距離；
(3) 容性負(fù)載（扇出多少）；
(4)內(nèi)部阻性負(fù)載(線(xiàn)路的端接形式)；
(5) 允許反沖率和超調(diào)率（交流抗擾度的增加程度）。
2、傳輸線(xiàn)的幾種類(lèi)型
(1)同軸電纜和雙絞線(xiàn)：常用于系統(tǒng)之間的連接。 同軸電纜的特性阻抗一般為50Ω、75Ω，雙絞線(xiàn)一般為110Ω。
(2)印制板上的微帶線(xiàn)
微帶線(xiàn)是通過(guò)電介質(zhì)與接地層隔開(kāi)的帶狀導(dǎo)體（信號(hào)線(xiàn)）。 只要線(xiàn)路的長(zhǎng)度、寬度、距地平面的距離可控，其特性阻抗也是可控的。 微帶線(xiàn)的特性阻抗Z0為：
(3)印制板中的帶狀線(xiàn)
帶狀線(xiàn)是放置在兩個(gè)導(dǎo)電平面之間的電介質(zhì)中間的銅箔線(xiàn)。 如果線(xiàn)路的長(zhǎng)度和厚度、介質(zhì)的介電常數(shù)以及兩個(gè)導(dǎo)電平面之間的距離是可控的，那么線(xiàn)路的特性阻抗也是可控的。 帶狀線(xiàn)的特性阻抗為：
3. 端接傳輸線(xiàn)
當(dāng)線(xiàn)路的接收端端接一個(gè)等于線(xiàn)路特性阻抗的電阻時(shí)，該傳輸線(xiàn)稱(chēng)為并聯(lián)終端連接。 它主要用于獲得最佳的電氣性能，包括驅(qū)動(dòng)分布式負(fù)載。
有時(shí)為了節(jié)省功耗，會(huì)在終端電阻上串聯(lián)一個(gè)104電容，生成交流終端電路，可以有效減少直流損耗。
在驅(qū)動(dòng)器和傳輸線(xiàn)之間串聯(lián)一個(gè)內(nèi)阻串聯(lián)和并聯(lián)電路圖和實(shí)物圖，并且線(xiàn)路末端不再連接到終端的內(nèi)阻。 這些端接方法稱(chēng)為串聯(lián)端接。 較長(zhǎng)線(xiàn)路上的過(guò)沖和振鈴可以通過(guò)串聯(lián)阻尼或串聯(lián)端接技術(shù)來(lái)控制。 串聯(lián)阻尼是通過(guò)與驅(qū)動(dòng)門(mén)輸出串聯(lián)的小電阻（通常為10至75Ω）來(lái)實(shí)現(xiàn)的。 這些阻尼振動(dòng)方法適合與特性阻抗受控制的線(xiàn)路結(jié)合使用（例如背板布線(xiàn)、沒(méi)有接地層的電路板以及大多數(shù)繞組線(xiàn)等）。
串聯(lián)內(nèi)阻值與電路（驅(qū)動(dòng)器柵極）的輸出阻抗之和等于串聯(lián)終止時(shí)傳輸線(xiàn)的特性阻抗。 串聯(lián)的缺點(diǎn)是終端只能使用集總負(fù)載，傳輸延遲時(shí)間長(zhǎng)。 并且，這可以通過(guò)使用冗余串聯(lián)端接傳輸線(xiàn)來(lái)克服。
4.無(wú)端接傳輸線(xiàn)
如果線(xiàn)路延遲時(shí)間比信號(hào)上升時(shí)間短得多，則考慮到往返延遲（信號(hào)在傳輸線(xiàn)上進(jìn)行一個(gè)往返的時(shí)間），傳輸線(xiàn)可以在沒(méi)有串聯(lián)端接或并行端接的情況下使用。無(wú)端接線(xiàn) 脈沖信號(hào)的上升時(shí)間較短，因此無(wú)端接線(xiàn)引起的反沖約為邏輯擺幅的 15%。 最大開(kāi)線(xiàn)寬度約為：
Lmax＜tr/2tpd
其中： tr 是上升時(shí)間
tpd是單位線(xiàn)路長(zhǎng)度的傳輸延遲時(shí)間
5、幾種終止方式的比較
并聯(lián)端子接線(xiàn)和串聯(lián)端子接線(xiàn)都有各自的優(yōu)點(diǎn)。 使用哪一種或兩者都取決于設(shè)計(jì)者的愛(ài)好和系統(tǒng)要求。 并行端子接線(xiàn)的主要優(yōu)點(diǎn)是系統(tǒng)速度快，信號(hào)在線(xiàn)上傳輸不失真。 線(xiàn)路上的負(fù)載既不會(huì)影響驅(qū)動(dòng)線(xiàn)路的驅(qū)動(dòng)?xùn)艠O的傳播延遲時(shí)間，也不會(huì)影響其信號(hào)邊沿速率，但會(huì)減少信號(hào)沿線(xiàn)路的傳播延遲時(shí)間。 當(dāng)驅(qū)動(dòng)大扇出時(shí)，負(fù)載可以通過(guò)分支短截線(xiàn)沿著線(xiàn)路分布，而不必像串聯(lián)終端那樣在線(xiàn)路的終端收集負(fù)載。
串聯(lián)端接方法使電路能夠驅(qū)動(dòng)多條并行負(fù)載線(xiàn)。 串聯(lián)端子接線(xiàn)的容性負(fù)載引起的延遲時(shí)間增量大約是相應(yīng)的并聯(lián)端子接線(xiàn)的兩倍，而短線(xiàn)是由容性負(fù)載引起的。 邊沿速率減慢串聯(lián)和并聯(lián)電路圖和實(shí)物圖，驅(qū)動(dòng)?xùn)艠O的延遲時(shí)間減少，串聯(lián)端子布線(xiàn)的噪聲比并聯(lián)端子布線(xiàn)的噪聲小。 主要原因是沿串聯(lián)端子接線(xiàn)傳輸?shù)男盘?hào)幅度僅為邏輯擺幅的一半。 因此，開(kāi)關(guān)電壓僅為并聯(lián)端開(kāi)關(guān)電壓的一半，信號(hào)能量小、噪聲小。
制作PCB時(shí)，選擇雙面板還是多層板取決于最高工作頻率、電路系統(tǒng)的復(fù)雜程度以及裝配密度的要求。 當(dāng)時(shí)鐘頻率超過(guò)時(shí)最好使用多層板。 如果工作頻率太高，最好采用聚四氟乙烯作為介質(zhì)層的印刷電路板，因?yàn)樗母哳l衰減更小，寄生電容更小，傳輸速率更快。 大而低幀率，印刷電路板的布線(xiàn)需要遵循以下原則：
(1) 所有平行信號(hào)線(xiàn)之間的距離應(yīng)盡可能大，以減少噪聲。 如果有兩條信號(hào)線(xiàn)距離較近，最好在兩條線(xiàn)之間走一條接地線(xiàn)，可以起到屏蔽作用。
(2)設(shè)計(jì)信號(hào)傳輸線(xiàn)時(shí)，應(yīng)避免急轉(zhuǎn)彎，以防止傳輸線(xiàn)特性阻抗突然變化而引起反射，并盡可能設(shè)計(jì)成一定規(guī)格的均勻弧線(xiàn)。
(3)根據(jù)上述微帶線(xiàn)和帶狀線(xiàn)的特性阻抗估算公式可以估算出印制線(xiàn)的長(zhǎng)度。 印刷電路板上微帶線(xiàn)的特性阻抗通常在50～120Ω之間。 為了獲得大的特性阻抗，線(xiàn)寬必須做得很窄，但要做到很細(xì)的腰線(xiàn)卻并不容易。
考慮到各種激勵(lì)因素，通常選擇68Ω左右的阻抗值比較合適。 由于68Ω的特性阻抗，可以實(shí)現(xiàn)延遲時(shí)間和幀率之間的最佳平衡。 50Ω的傳輸線(xiàn)會(huì)消耗更多的功率； 較大的阻抗仍可降低功耗，但會(huì)增加傳輸延遲時(shí)間。
因?yàn)樨?fù)線(xiàn)電容會(huì)導(dǎo)致傳輸延遲時(shí)間的減少和特性阻抗的降低。 但特性阻抗很低的線(xiàn)段單位寬度的固有電容較大，因此傳輸延遲時(shí)間和特性阻抗受負(fù)載電容的影響較小。 正確端接的傳輸線(xiàn)的一個(gè)重要特征是短截線(xiàn)中的單個(gè)延遲時(shí)間應(yīng)該幾乎沒(méi)有影響。 當(dāng)Z0為50Ω時(shí)。 短枝的粗細(xì)必須限制在2.5厘米以?xún)?nèi)。 以免出現(xiàn)大量響鈴。
(4) 對(duì)于雙面板（或六層四層線(xiàn)）。 電路板兩側(cè)的線(xiàn)路應(yīng)相互垂直，避免互感和主流。
(5)如果印制板上有電壓較大的元件，如保險(xiǎn)絲、指示燈、揚(yáng)聲器等，最好將它們的相線(xiàn)分開(kāi)，以減少相線(xiàn)上的噪聲。 該線(xiàn)應(yīng)連接到插板和背板上的獨(dú)立接地總線(xiàn)，但這條獨(dú)立的相線(xiàn)也應(yīng)連接到整個(gè)系統(tǒng)的接地點(diǎn)。
(6)如果板上有小信號(hào)放大器，放大前的弱信號(hào)線(xiàn)應(yīng)遠(yuǎn)離強(qiáng)信號(hào)線(xiàn)，但布線(xiàn)應(yīng)盡可能短，如有可能，應(yīng)用屏蔽線(xiàn)屏蔽。相線(xiàn)。