模電基礎知識點總結模電數電基礎面試總結1、基本放大電路種類（電流放大器，電流放大器，互導放大器和互阻放大器），優劣點，非常是廣泛采用差分結構的誘因。2、負反饋種類（電流并聯反饋，電壓串聯反饋，電流串聯反饋和電壓并聯反饋）；負反饋的優點（增加放大器的增益靈敏度，改變輸入內阻和輸出內阻，改善放大器的線性和非線性失真，有效地擴充放大器的通頻帶，手動調節作用）電壓定理：在集總電路中，任何時刻，對任一節點，所有流出節點的大道電壓代數和恒等于零。電流定理：在集總電路中，任何時刻，沿任一回路，所有大道電流的代數和恒等于零。反饋，就是在電子系統中，把輸出回路中的電量輸入到輸入回路中去。反饋的類型有：電流串聯負反饋、電流串聯負反饋、電壓并聯負反饋、電流并聯負反饋。負反饋的優點：增加放大器的增益靈敏度，改變輸入內阻和輸出內阻，改善放大器的線性和非線性失真，有效地擴充放大器的通頻帶，手動調節作用。電流（流）負反饋的特性：電路的輸出電流（流）趨于于維持恒定。有源混頻器：集成集電極和R、C組成，具有不用電感、體積小、重量輕等優點。集成集電極的開環電流增益和輸入阻抗均很高，輸出內阻小，構成有源混頻電路后還具有一定的電流放大和緩沖作用。
但集成集電極帶寬有限，所以目前的有源混頻電路的工作頻度無法做得很高。答：基本放大電路按其接法的不同可以分為共發射極放大電路、共柵極放大電路和共基極放大電路，簡稱共基、共射、共集放大電路。共射放大電路既能放大電壓又能放大電流，輸入內阻在三種電路中居中，輸出內阻較大，頻帶較窄。常做為低頻電流放大電路的單元電路。共基放大電路只能放大電流不能放大電壓，輸入內阻小，電流放大倍數和輸出內阻與共射放大電路相當，頻度特點是三種接法中最好的電路。常用于寬頻帶放大電路。共集放大電路只能放大電壓不能放大電流，是三種接法中輸入內阻最大、輸出內阻最小的電路，并具有電流追隨的特性。常用于電流放大電路的輸入級和輸出級，在功率放大電路中也常采用射極輸出的方式。２．若陽極陰極電位差＞UD，則其正向導通；３．若電路有多個晶閘管，陽極和陰極電位差最大的晶閘管優先導通；其導通后，其陽極陰極電位差被鉗制在正向導通電流（０.7V或０.３V）；再判定其它晶閘管．右圖中，已知V=3V，V=0V，DA優先導通，則DA導通后，DB因反偏而截至，起隔離作1、數字訊號：指的是在時間上和數值上都是離散的訊號；即訊號在時間上不連續，總是發生在一序列離散的頓時；在數值上量化，只能按有限多個增量或階梯取值。
（模擬訊號：指在時間上和數值上都是連續的訊號。）2、數字電路主要研究電路輸入、輸出狀態之間的互相關系，即邏輯關系。剖析和設計數字電路的物理工具是邏輯代數，由美國物理家布爾1849年提出，因而俗稱布爾代數。3、邏輯代數有三種最基本的運算：與、或、非。基本邏輯的簡單組也稱為復合邏輯。5、化簡電路是為了增加系統的成本，提升電路的可靠性，便于使用最少集成電路實現功能。6、把若干個有源元件和無源元件及其導線，根據一定的功能要求制做在同一塊半導體芯片上，這樣的產品叫集成電路。最簡單的數字集成電路就是集成邏輯門，以基本邏輯門為基礎，可構成各類功能的組合邏輯電路和時序邏輯電路。7、TTL門電路：是目前雙極型數字集成電路使用最多的一種，因為輸入端和輸出端的結構產生都采用了半導體二極管，所以稱作晶體管-晶體管邏輯門電路。TTL與非門是TTL門電路的基本單元。最常用的集成邏輯門電路TTL門和CMOS同步電路：儲存電路中所有觸發器的時鐘輸入端都接同一個時鐘脈沖源，因此所有觸發器的狀態的變化都與所加的時鐘脈沖訊號同步。異步電路：電路沒有統一的時鐘，有些觸發器的時鐘輸入端與時鐘脈沖源相連，這有這種觸發器的狀態變化與時鐘脈沖同步，而其他的觸發器的狀態變化不與時鐘脈沖同步。
在硬件上，要用OC門來實現，同時在輸出端口加一個上拉內阻。因為不用OC門可能使灌電壓過大，而燒毀邏輯門。3、解釋setup和，作圖說明，并說明解決辦Setup/是測試芯片對輸入訊號和時鐘訊號之間的時間要求。構建時間是指觸發器的時鐘訊號上升沿到來曾經，數據穩定不變的時間。輸入信(來自:論文網:模電基礎知識點總結)號應提早時鐘上升沿（如上升沿有效）T時間抵達芯片，這個T就是構建時間-.如不滿足,這個數據就不能被這一時鐘攻入觸發器，只有在下一個時鐘上升沿，數據能夠被攻入觸發器。保持時間是指觸發器的時鐘訊號上升沿到來之后，數據穩定不變的時間。若果不夠，數據同樣不能被攻入觸發器。構建時間()和保持時間（）。構建時間是指在時鐘邊緣前，數據訊號須要保持不變的時間。保持時間是指時鐘跳變邊緣后數據訊號須要保持不變的時間。假如數據訊號在時鐘沿觸發前后持續的時間均超過構建和保持時間，這么超過量就分別被稱為構建時間裕量和保持時間裕量。在組合邏輯中，因為門的輸入訊號通路中經過了不同的延時，致使抵達該門的時間不一致叫競爭。
形成毛刺叫冒險。判定方式：代數法、圖形法（是否有相切的卡諾圈）、表格法（真值表）。假如布爾式中有相反的訊號則可能形成競爭和冒險現象。解決方式：一是添加布爾式的消掉項；二是在芯片外部加電容；三是加入選通訊號。5、名詞：SRAM、SSRAM、SDRAM：（SRAM：靜態RAM；DRAM：動態RAM；SSRAM：同步靜態隨機訪問儲存器。它的一種類型的SRAM。SSRAM有訪問都在時鐘的上升/增長沿啟動。地址、數據輸入和其它控制訊號均于時鐘訊號相關。這一點與異步SRAM不同，異步SRAM的訪問獨立于時鐘電流和電路知識點總結，數據輸入和輸出都由地址的變化控制。SDRAM：同步動態隨機儲存器6、和ASIC的概念，她們的區別。（未知）答案：FPGA是可編程ASIC。ASIC:專用集成電路電流和電路知識點總結，它是面向專門用途的電路，專門為一個用戶設計和制造的。按照一個用戶的特定要求，能以低研發成本，短、交貨周期供貨的全訂制，半訂制集成電路。與門陣列等其它ASIC(C)相比，它們又具有設計開發周期短、設計制導致本低、開發工具先進、標準產品無需測試、質量穩定以及可實時在線檢驗等優點。
a、首先應當確認電源電流是否正常。用電流表檢測接地引雙腳電源引腳之間的電流，看是否是電源電流，比如常用的5V。b、接出來就是檢測復位引腳電流是否正常。分別檢測按下復位按鍵和放開復位按鍵的電流值，看是否正確。c、然后再檢測晶振是否起振了，通常用示波器來看晶振引腳的波形；經過前面幾點的檢測，通常即可排除故障了。假如系統不穩定的話，有時是由于電源混頻不好造成的。在單片機的電源引雙腳地引腳之間接上一個0.1uF的電容會有所改善。假如電源沒有混頻電容的話，則須要再接一個更大混頻電容，比如220uF的。遇見系統不穩定時，就可以并上電容試試（越緊靠芯片越好）。同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系。COMS電平可以直接互連嗎？（漢王面試）常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，因為TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS須要在輸出端口加一上拉內阻接到5V或則12V。答：亞穩態是指觸發器未能在某個規定時間段內達到一個可確認的狀態。
當一個觸發器步入亞穩態時，既未能預測該單元的輸出電平，也難以預測何時輸出能夠穩定在某個正確的電平上。在亞穩態期間，觸發器輸出一些中間級電平，或則可能處于振蕩狀態，但是這些無用的輸出電平可以沿訊號通道上的各個觸發器級聯式傳播下去。解決方式主要有：(1)增加系統時鐘；(2)用反應更快的FF；(3)引入同步機制，避免亞穩態傳播；(4)改善時鐘質量，用邊緣變化快速的時鐘訊號；(5)使用工藝好、時鐘周期裕量大的元件。11、鎖存器、觸發器、寄存器二者的區別。鎖存器：一位觸發器只能傳送或儲存一位數據，而在實際工作中常常希望一次傳送或儲存多位數據。因此可把多個觸發器的時鐘輸入端CP聯接上去，用一個公共的控制訊號來控制，而各個數據端口一直是各處獨立地接收數據。這樣所構成的能一次傳送或儲存多位數據的電路就稱為“鎖存器”。寄存器：在實際的數字系統中，一般把就能拿來儲存一組二補碼代碼的同步時序邏輯電路稱為寄存器。因為觸發器內有記憶功能，因而借助觸發器可以便捷地構成寄存器。因為一個觸發器能夠儲存一位二補碼碼，所以把個觸發器的時鐘端口聯接上去能夠構成一個儲存n位二補碼碼的寄存器。
區別：從寄存數據的角度來年，寄存器和鎖存器的功能是相同的，它們的區別在于寄存器是同步時鐘控制，而鎖存器是電位信號控制。可見，寄存器和鎖存器具有不同的應用場合，取決于控制形式以及控制訊號和數據訊號之間的時間關系：若數據訊號有效一定滯后于控制訊號有效，則只能使用鎖存器；若數據訊號提前于控制訊號抵達而且要求同步操作，則可用寄存器來儲存數據。2、三極管的工作條件。答：B極（集電極）在有一定的電流時，發射極電流應當在0.3V以上。3、TTL電平的電流值。答：5V上下浮動10%，即—5.5V。
