模電基礎(chǔ)知識(shí)點(diǎn)總結(jié)模電數(shù)電基礎(chǔ)面試總結(jié)1、基本放大電路種類（電流放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)劣點(diǎn)，非常是廣泛采用差分結(jié)構(gòu)的誘因。2、負(fù)反饋種類（電流并聯(lián)反饋，電壓串聯(lián)反饋，電流串聯(lián)反饋和電壓并聯(lián)反饋）；負(fù)反饋的優(yōu)點(diǎn)（增加放大器的增益靈敏度，改變輸入內(nèi)阻和輸出內(nèi)阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)充放大器的通頻帶，手動(dòng)調(diào)節(jié)作用）電壓定理：在集總電路中，任何時(shí)刻，對(duì)任一節(jié)點(diǎn)，所有流出節(jié)點(diǎn)的大道電壓代數(shù)和恒等于零。電流定理：在集總電路中，任何時(shí)刻，沿任一回路，所有大道電流的代數(shù)和恒等于零。反饋，就是在電子系統(tǒng)中，把輸出回路中的電量輸入到輸入回路中去。反饋的類型有：電流串聯(lián)負(fù)反饋、電流串聯(lián)負(fù)反饋、電壓并聯(lián)負(fù)反饋、電流并聯(lián)負(fù)反饋。負(fù)反饋的優(yōu)點(diǎn)：增加放大器的增益靈敏度，改變輸入內(nèi)阻和輸出內(nèi)阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)充放大器的通頻帶，手動(dòng)調(diào)節(jié)作用。電流（流）負(fù)反饋的特性：電路的輸出電流（流）趨于于維持恒定。有源混頻器：集成集電極和R、C組成，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。集成集電極的開環(huán)電流增益和輸入阻抗均很高，輸出內(nèi)阻小，構(gòu)成有源混頻電路后還具有一定的電流放大和緩沖作用。
但集成集電極帶寬有限，所以目前的有源混頻電路的工作頻度無法做得很高。答：基本放大電路按其接法的不同可以分為共發(fā)射極放大電路、共柵極放大電路和共基極放大電路，簡稱共基、共射、共集放大電路。共射放大電路既能放大電壓又能放大電流，輸入內(nèi)阻在三種電路中居中，輸出內(nèi)阻較大，頻帶較窄。常做為低頻電流放大電路的單元電路。共基放大電路只能放大電流不能放大電壓，輸入內(nèi)阻小，電流放大倍數(shù)和輸出內(nèi)阻與共射放大電路相當(dāng)，頻度特點(diǎn)是三種接法中最好的電路。常用于寬頻帶放大電路。共集放大電路只能放大電壓不能放大電流，是三種接法中輸入內(nèi)阻最大、輸出內(nèi)阻最小的電路，并具有電流追隨的特性。常用于電流放大電路的輸入級(jí)和輸出級(jí)，在功率放大電路中也常采用射極輸出的方式。２．若陽極陰極電位差＞UD，則其正向?qū)ǎ唬常綦娐酚卸鄠€(gè)晶閘管，陽極和陰極電位差最大的晶閘管優(yōu)先導(dǎo)通；其導(dǎo)通后，其陽極陰極電位差被鉗制在正向?qū)娏鳎ǎ?7V或０.３V）；再判定其它晶閘管．右圖中，已知V=3V，V=0V，DA優(yōu)先導(dǎo)通，則DA導(dǎo)通后，DB因反偏而截至，起隔離作1、數(shù)字訊號(hào)：指的是在時(shí)間上和數(shù)值上都是離散的訊號(hào)；即訊號(hào)在時(shí)間上不連續(xù)，總是發(fā)生在一序列離散的頓時(shí)；在數(shù)值上量化，只能按有限多個(gè)增量或階梯取值。
（模擬訊號(hào)：指在時(shí)間上和數(shù)值上都是連續(xù)的訊號(hào)。）2、數(shù)字電路主要研究電路輸入、輸出狀態(tài)之間的互相關(guān)系，即邏輯關(guān)系。剖析和設(shè)計(jì)數(shù)字電路的物理工具是邏輯代數(shù)，由美國物理家布爾1849年提出，因而俗稱布爾代數(shù)。3、邏輯代數(shù)有三種最基本的運(yùn)算：與、或、非。基本邏輯的簡單組也稱為復(fù)合邏輯。5、化簡電路是為了增加系統(tǒng)的成本，提升電路的可靠性，便于使用最少集成電路實(shí)現(xiàn)功能。6、把若干個(gè)有源元件和無源元件及其導(dǎo)線，根據(jù)一定的功能要求制做在同一塊半導(dǎo)體芯片上，這樣的產(chǎn)品叫集成電路。最簡單的數(shù)字集成電路就是集成邏輯門，以基本邏輯門為基礎(chǔ)，可構(gòu)成各類功能的組合邏輯電路和時(shí)序邏輯電路。7、TTL門電路：是目前雙極型數(shù)字集成電路使用最多的一種，因?yàn)檩斎攵撕洼敵龆说慕Y(jié)構(gòu)產(chǎn)生都采用了半導(dǎo)體二極管，所以稱作晶體管-晶體管邏輯門電路。TTL與非門是TTL門電路的基本單元。最常用的集成邏輯門電路TTL門和CMOS同步電路：儲(chǔ)存電路中所有觸發(fā)器的時(shí)鐘輸入端都接同一個(gè)時(shí)鐘脈沖源，因此所有觸發(fā)器的狀態(tài)的變化都與所加的時(shí)鐘脈沖訊號(hào)同步。異步電路：電路沒有統(tǒng)一的時(shí)鐘，有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連，這有這種觸發(fā)器的狀態(tài)變化與時(shí)鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時(shí)鐘脈沖同步。
在硬件上，要用OC門來實(shí)現(xiàn)，同時(shí)在輸出端口加一個(gè)上拉內(nèi)阻。因?yàn)椴挥肙C門可能使灌電壓過大，而燒毀邏輯門。3、解釋setup和，作圖說明，并說明解決辦Setup/是測試芯片對(duì)輸入訊號(hào)和時(shí)鐘訊號(hào)之間的時(shí)間要求。構(gòu)建時(shí)間是指觸發(fā)器的時(shí)鐘訊號(hào)上升沿到來曾經(jīng)，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信(來自:論文網(wǎng):模電基礎(chǔ)知識(shí)點(diǎn)總結(jié))號(hào)應(yīng)提早時(shí)鐘上升沿（如上升沿有效）T時(shí)間抵達(dá)芯片，這個(gè)T就是構(gòu)建時(shí)間-.如不滿足,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘攻入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)能夠被攻入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘訊號(hào)上升沿到來之后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。若果不夠，數(shù)據(jù)同樣不能被攻入觸發(fā)器。構(gòu)建時(shí)間()和保持時(shí)間（）。構(gòu)建時(shí)間是指在時(shí)鐘邊緣前，數(shù)據(jù)訊號(hào)須要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊緣后數(shù)據(jù)訊號(hào)須要保持不變的時(shí)間。假如數(shù)據(jù)訊號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過構(gòu)建和保持時(shí)間，這么超過量就分別被稱為構(gòu)建時(shí)間裕量和保持時(shí)間裕量。在組合邏輯中，因?yàn)殚T的輸入訊號(hào)通路中經(jīng)過了不同的延時(shí)，致使抵達(dá)該門的時(shí)間不一致叫競爭。
形成毛刺叫冒險(xiǎn)。判定方式：代數(shù)法、圖形法（是否有相切的卡諾圈）、表格法（真值表）。假如布爾式中有相反的訊號(hào)則可能形成競爭和冒險(xiǎn)現(xiàn)象。解決方式：一是添加布爾式的消掉項(xiàng)；二是在芯片外部加電容；三是加入選通訊號(hào)。5、名詞：SRAM、SSRAM、SDRAM：（SRAM：靜態(tài)RAM；DRAM：動(dòng)態(tài)RAM；SSRAM：同步靜態(tài)隨機(jī)訪問儲(chǔ)存器。它的一種類型的SRAM。SSRAM有訪問都在時(shí)鐘的上升/增長沿啟動(dòng)。地址、數(shù)據(jù)輸入和其它控制訊號(hào)均于時(shí)鐘訊號(hào)相關(guān)。這一點(diǎn)與異步SRAM不同，異步SRAM的訪問獨(dú)立于時(shí)鐘電流和電路知識(shí)點(diǎn)總結(jié)，數(shù)據(jù)輸入和輸出都由地址的變化控制。SDRAM：同步動(dòng)態(tài)隨機(jī)儲(chǔ)存器6、和ASIC的概念，她們的區(qū)別。（未知）答案：FPGA是可編程ASIC。ASIC:專用集成電路電流和電路知識(shí)點(diǎn)總結(jié)，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。按照一個(gè)用戶的特定要求，能以低研發(fā)成本，短、交貨周期供貨的全訂制，半訂制集成電路。與門陣列等其它ASIC(C)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制導(dǎo)致本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)。
a、首先應(yīng)當(dāng)確認(rèn)電源電流是否正常。用電流表檢測接地引雙腳電源引腳之間的電流，看是否是電源電流，比如常用的5V。b、接出來就是檢測復(fù)位引腳電流是否正常。分別檢測按下復(fù)位按鍵和放開復(fù)位按鍵的電流值，看是否正確。c、然后再檢測晶振是否起振了，通常用示波器來看晶振引腳的波形；經(jīng)過前面幾點(diǎn)的檢測，通常即可排除故障了。假如系統(tǒng)不穩(wěn)定的話，有時(shí)是由于電源混頻不好造成的。在單片機(jī)的電源引雙腳地引腳之間接上一個(gè)0.1uF的電容會(huì)有所改善。假如電源沒有混頻電容的話，則須要再接一個(gè)更大混頻電容，比如220uF的。遇見系統(tǒng)不穩(wěn)定時(shí)，就可以并上電容試試（越緊靠芯片越好）。同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。COMS電平可以直接互連嗎？（漢王面試）常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，因?yàn)門TL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS須要在輸出端口加一上拉內(nèi)阻接到5V或則12V。答：亞穩(wěn)態(tài)是指觸發(fā)器未能在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。
當(dāng)一個(gè)觸發(fā)器步入亞穩(wěn)態(tài)時(shí)，既未能預(yù)測該單元的輸出電平，也難以預(yù)測何時(shí)輸出能夠穩(wěn)定在某個(gè)正確的電平上。在亞穩(wěn)態(tài)期間，觸發(fā)器輸出一些中間級(jí)電平，或則可能處于振蕩狀態(tài)，但是這些無用的輸出電平可以沿訊號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。解決方式主要有：(1)增加系統(tǒng)時(shí)鐘；(2)用反應(yīng)更快的FF；(3)引入同步機(jī)制，避免亞穩(wěn)態(tài)傳播；(4)改善時(shí)鐘質(zhì)量，用邊緣變化快速的時(shí)鐘訊號(hào)；(5)使用工藝好、時(shí)鐘周期裕量大的元件。11、鎖存器、觸發(fā)器、寄存器二者的區(qū)別。鎖存器：一位觸發(fā)器只能傳送或儲(chǔ)存一位數(shù)據(jù)，而在實(shí)際工作中常常希望一次傳送或儲(chǔ)存多位數(shù)據(jù)。因此可把多個(gè)觸發(fā)器的時(shí)鐘輸入端CP聯(lián)接上去，用一個(gè)公共的控制訊號(hào)來控制，而各個(gè)數(shù)據(jù)端口一直是各處獨(dú)立地接收數(shù)據(jù)。這樣所構(gòu)成的能一次傳送或儲(chǔ)存多位數(shù)據(jù)的電路就稱為“鎖存器”。寄存器：在實(shí)際的數(shù)字系統(tǒng)中，一般把就能拿來儲(chǔ)存一組二補(bǔ)碼代碼的同步時(shí)序邏輯電路稱為寄存器。因?yàn)橛|發(fā)器內(nèi)有記憶功能，因而借助觸發(fā)器可以便捷地構(gòu)成寄存器。因?yàn)橐粋€(gè)觸發(fā)器能夠儲(chǔ)存一位二補(bǔ)碼碼，所以把個(gè)觸發(fā)器的時(shí)鐘端口聯(lián)接上去能夠構(gòu)成一個(gè)儲(chǔ)存n位二補(bǔ)碼碼的寄存器。
區(qū)別：從寄存數(shù)據(jù)的角度來年，寄存器和鎖存器的功能是相同的，它們的區(qū)別在于寄存器是同步時(shí)鐘控制，而鎖存器是電位信號(hào)控制。可見，寄存器和鎖存器具有不同的應(yīng)用場合，取決于控制形式以及控制訊號(hào)和數(shù)據(jù)訊號(hào)之間的時(shí)間關(guān)系：若數(shù)據(jù)訊號(hào)有效一定滯后于控制訊號(hào)有效，則只能使用鎖存器；若數(shù)據(jù)訊號(hào)提前于控制訊號(hào)抵達(dá)而且要求同步操作，則可用寄存器來儲(chǔ)存數(shù)據(jù)。2、三極管的工作條件。答：B極（集電極）在有一定的電流時(shí)，發(fā)射極電流應(yīng)當(dāng)在0.3V以上。3、TTL電平的電流值。答：5V上下浮動(dòng)10%，即—5.5V。
