以下內(nèi)容為做過SI相關(guān)主題研討會上，專家做的一些問題溝通互動，關(guān)于PCIe85歐姆的布線的問題。
丹尼：史蒂夫，你能給我們簡略介紹一下此次網(wǎng)路研討會嗎？你為何選擇這個主題？
史蒂夫：現(xiàn)在，高速系統(tǒng)面臨著許多必須在同一堆疊中實現(xiàn)的同步阻抗要求-以太網(wǎng)的100歐姆差分阻抗，90歐姆的USB，85歐姆的PCIe以及無數(shù)的推挽DDR要求。我們希望遵守規(guī)范歐姆，以正確的阻抗選擇組件和布線走線。但是，有時也存在一些障礙——首選器件不是85歐姆，或則上游封裝是另一種阻抗。我們想遵守PCIe的85歐姆的口頭禪，但這可能并不容易。我們能做哪些，規(guī)范如何說？
丹尼：PCIe是否須要85歐姆聯(lián)接器？
史蒂夫：讓我們直接步入規(guī)范。關(guān)于PCIe85歐姆要求，規(guī)范說“此要求不適用于盲孔、連接器、封裝、電纜和其他類似結(jié)構(gòu)”卡規(guī)范修訂版中的內(nèi)容：
85歐姆以外的聯(lián)接器是可以接受的，事實上這很常見。在短時間內(nèi)，觸點曝露在空氣中（如CPU插孔），這會降低阻抗。這種短距離偏斜將低于85歐姆，但在雜波耗損中不會起不利影響。事實上，在兼容的Gen3和Gen4聯(lián)接器上觀察到110歐姆是很常見的。
丹尼：在PCB上，是否須要85歐姆布線？
史蒂夫：對于遵守CEM（卡電子機械）規(guī)范的可互操作系統(tǒng)和卡，它是必需的歐姆，確保任何配接設備的阻抗匹配。
所有其他系統(tǒng)（具有任意數(shù)目的聯(lián)接器或線纜）都可以使用任何PCB阻抗。許多封裝和聯(lián)接器設計為支持多個I/O，而且具有100歐姆甚至93歐姆的阻抗作為平衡折衷方案。我建議查看并確定哪種阻抗可能最適宜您的特定設計。
93歐姆布線顯得越來越普遍，但繼續(xù)使用85歐姆布線以及更高阻抗的封裝和聯(lián)接器并非沒有道理。較低的PCB阻抗確實具有一些優(yōu)點，包括更低的耗損，更好地匹配密集的BGA，以及對阻抗變化的更大容忍度等等。
丹尼：通過布線傳輸PCIe是否須要85歐姆？
史蒂夫：選擇線纜阻抗以匹配PCB上使用的阻抗是很迷人的。并且，有幾個須要考慮誘因：首先，更高頻率的反射比PCB本身對配接聯(lián)接器阻抗的參數(shù)更大。倘若給定聯(lián)接器的輸入訊號從PCB上的85降低到93歐姆，則最好保持在93歐姆，而且不會通過降低到85歐姆線纜來形成新的反射。
其次，阻抗和耗損之間的關(guān)系與PCB關(guān)系成正比。也就是說，較高阻抗的線纜具有較少的插入耗損，而較高阻抗的PCB則具有更大的耗損。85歐姆和100歐姆之間的耗損差高達14%。
最終，線纜阻抗的選擇取決于系統(tǒng)的優(yōu)先級。假如插入耗損是最大的限制，這么93或100歐姆線纜是最佳選擇。
丹尼：特別好！有哪些結(jié)束語嗎？
史蒂夫：希望我們的讀者才能查看她們的特定設計，選擇最佳阻抗，而不是局限于85歐姆。請記住，當使用可互操作的CEM插孔時，該規(guī)范僅要求PCB布線為85歐姆。當涉及到聯(lián)接器、電纜、封裝和PCB與其他聯(lián)接器的布線時，該規(guī)范容許任何最適宜您的設計的阻抗。
一己之見：許久之前就有聽聯(lián)接器的廠商說過，端子的設計通常做不到85歐姆，都是在90歐姆以上，當時就很好奇，為何這樣？當時給出的解釋是工藝方面的問題。這篇文字給出的最佳阻抗說法，換句話說，所有的設計都是匹配和控制能量的反射。心有規(guī)則而不屈從于此，捉住本質(zhì)的東西，這才是總線鏈路設計的管控基本法。