反映行業趨勢的是，工程領域的數字設計師和數字電路板設計專家的數量正在下降。 盡管對數字設計的重視已經帶來了電子學的重大發展，但現在和將來仍然會有一些帶有模擬或現實世界插座的電路設計。 模擬域和數字域的布局策略有一些相似之處，但要獲得更好的結果，由于布局策略的差異，簡單的電路布局設計不再是最優的。
本文討論了模擬和數字布局在旁路電容、電源、接地設計、電壓偏差和 PCB 布局引起的電磁干擾 (EMI) 方面的基本異同。
01 模擬和數字布線策略的相似之處
旁路或去耦電容
布線時無論是模擬元件還是數字元件都需要這種電容，并且需要在其電源引腳附近連接一個電容，這個電容的值一般為0.1uF。 系統的電源側還需要另一種電容，這種電容的值通常在10uF左右。
該電容器的位置如圖 1 所示。電容器值的范圍是推薦值的 1/10 到 10 倍。 但引腳一定要短，盡量靠近元器件（0.1uF電容）或電源（10uF電容）。
圖1
在電路板上添加旁路或去耦電容器，以及在電路板上放置此類電容器的位置，對于數字和模擬設計都是常識。 有趣的是，造成這種情況的原因各不相同。
在模擬布線設計中，旁路電容一般用于旁路電源上的高頻信號。 如果不加旁路電容，這樣的高頻信號可能會通過電源引腳進入敏感的模擬芯片。 一般來說，這種高頻信號的頻率超過了模擬元件對高頻信號的抑制能力。 模擬電路中如果不使用旁路電容，可能會在信號通路中引入噪聲，嚴重時甚至會引起振動。
在模擬和數字 PCB 設計中，旁路或去耦電容器 (0.1uF) 應放置在盡可能靠近組件的位置。 電源去耦電容（10uF）應放置在板子的電源線入口處。 在所有情況下，此類電容器的引線都應較短。
圖 2
在圖2所示的電路板上，電源線和相線采用不同的走線方式走線。 由于這些不合適的配合，電路板的電子元件和線路更容易受到電磁干擾。
圖 3
在圖 3 所示的單面板中，電路板上組件的電源線和相線彼此靠近。 該電路板中電源線和相線的匹配比例如圖2所示是合適的。電路板中的電子元件和線路更容易受到電磁干擾（EMI）679/ 12.8 或約 54 倍。
對于控制器和處理器等數字組件，也需要去耦電容器，但原因不同。 該電容器的一個功能是用作“微型”電荷儲存器。
在數字電路中，通常需要很大的電壓來進行柵極狀態的切換。 因為開關瞬態在芯片上產生并在開關時流過電路板，所以有額外的“備用”電荷是有利的。 如果在進行開關動作時沒有足夠的電荷，就會引起供電電流的較大變化。 電流變化太大會導致數字信號電平進入不確定狀態，并可能導致數字設備中狀態機的錯誤操作。
流經電路板走線的開關電壓會引起電流變化。 電路板走線有寄生電感。 下面的公式可以用來估算電流的變化：V=LdI/dt。 其中：V=電流變化，L=電路板走線電感，dI=流過走線的電壓變化，dt=電壓變化時間。
因此，出于多種原因，在電源或有源元件的電源引腳處應用旁路（或去耦）電容器是一種很好的做法。
電源線和相線應走在一起
電源線和相線的位置協調良好，以減少電磁干擾的可能性。 如果電源線和相線沒有匹配好，會設計一個系統支路，可能會產生噪聲。
電源線和相線不匹配的PCB設計示例如圖2所示。在該電路板上，設計的支路面積為697cm2。 采用圖 3 所示的方法，電路板上或電路板外的輻射噪聲在分支電路中感應電流的可能性大大降低。
02 模擬域和數字域布線策略的區別
地平面是一個兩難選擇
電路板布局的基礎知識適用于模擬和數字電路。 一個基本的經驗法則是使用不間斷的接地層，這種常識會增加數字電路中的 dI/dt（隨時間變化的電壓）效應電流與電壓成什么比，這種效應會改變地電位并將噪聲引入模擬電路。
數字電路和模擬電路的接線方法基本相同，只有一個例外。 對于模擬電路，還有一點需要注意電流與電壓成什么比，就是數字信號線和地平面中的環路盡量遠離模擬電路。 這可以通過將模擬接地層單獨連接到系統接地連接，或將模擬電路放置在電路板的最遠端，走線的末端來實現。 這樣做是為了將對信號路徑的外部干擾降至最低。
這對于數字電路來說不是必需的，它可以毫無問題地容忍地平面上的大量噪聲。
圖 4
圖 4（左）將數字開關動作與模擬電路隔離開來，將電路的數字部分和模擬部分分開。 （右）高頻和低頻盡量分開，高頻器件要靠近電路板的連接器。
圖 5
圖5在PCB上布置了兩條靠近的走線，很容易產生寄生電容。 由于存在這些電容，一條跡線上的快速電流變化會在另一條跡線上產生電壓信號。
圖 6
圖6 如果不注意走線的放置，PCB中的走線可能會形成線感和互感。 這些寄生電感對包括數字開關電路在內的電路的操作非常不利。
設備位置
如上所述，在每個 PCB 設計中，電路的噪聲部分與“安靜”（無噪聲）部分分開。 一般來說，數字電路“富含”噪聲，但對噪聲不敏感（由于數字電路的大電流噪聲容限）； 相反，模擬電路對電流噪聲的容忍度要低得多。
在這兩者中，模擬電路對開關噪聲最為敏感。 在混合信號系統的布局中，這兩個電路應該分開，如圖4所示。
PCB設計形成的寄生器件
有兩種基本的寄生器件很容易在 PCB 設計中產生問題：寄生電容和寄生電感。
設計電路板時，將兩條走線彼此靠近放置會產生寄生電容。 您可以這樣做：在兩個不同的層上，將一個軌跡放在另一個之上； 或者在同一層上，一條走線與另一條走線相對放置，如圖 5 所示。
在兩種走線配置中，一條走線上的電流 (dV/dt) 隨時間變化會在另一條走線上產生電壓。 如果另一條跡線是高阻抗，則電場產生的電壓將轉換為電流。
快速電流瞬變最常發生在模擬信號設計的數字端。 如果發生快速電流瞬變的跡線非常靠近高阻抗模擬跡線，這些偏差會嚴重影響模擬電路的精度。 在這些環境中，模擬電路有兩個缺點：它們的噪聲容限遠低于數字電路，并且高阻抗走線更為常見。
使用以下兩種技術之一可以減輕這些現象。 最常見的技術是根據電容方程改變跡線之間的規格。 要更改的最有效規范是兩條走線之間的距離。 需要注意的是，變量d在電容多項式的分母中，隨著d減小，容抗增大。 另一個可以改變的變量是兩條走線的寬度。 在這些情況下，隨著寬度 L 的增加，兩條走線之間的容抗也會增加。
另一種技術是在這兩條走線之間鋪設相線。 相線是低阻抗的，添加這樣一條額外的跡線將抑制產生干擾的電場，如圖 5 所示。
電路板中寄生電感的原理與寄生電容相似。 也是鋪設兩條痕跡。 在兩個不同的圖層上，將一條軌跡放在另一條上方； 或者在同一層上，將一條跡線放在另一條跡線的另一側，如圖 6 所示。
在兩種走線配置中，一條走線上的電壓隨時間變化 (dI/dt)，由于該走線的感抗，將在同一走線上形成電流； 并且由于互感，會在另一條跡線上產生成比例的列電壓。 如果第一條跡線上的電流變化足夠大，則毛刺可能會增加數字電路的電流容差并導致偏移。 這種現象不僅發生在數字電路中，而且由于數字電路中的瞬時開關電壓很大，所以這些現象在數字電路中也比較常見。
要消除來自 EMI 源的潛在噪聲，最好將“安靜”的模擬線路和嘈雜的 I/O 端口分開。 為盡量實現低阻抗電源和接地網絡，應盡量減少數字電路導線的感抗，并應盡量減少模擬電路的電容耦合。
03結語
確定數字和模擬范圍后，仔細的布局對于成功的 PCB 至關重要。 布局策略通常作為經驗法則呈現給您，因為很難在實驗室環境中測試產品的最終成功。 因此，雖然數字和模擬電路的布線策略有相似之處，但必須認識到并認真對待布線策略的差異。