關鍵詞：信號完整性，測試
摘要：本規范詳細描述了單板信號質量測試的方法。 包括各種信號波陣數的定義、信號質量測試的條件、覆蓋范圍、合格標準、信號分類、各種信號波陣數的指標、測試點的選擇、重點用于分析測試結果。
首字母縮略詞列表：
SI 信號完整性
TTL-Logic 晶體管-晶體管邏輯
互補金屬氧化物半導體
低電流 TTL
低電流CMOS
發射極耦合邏輯
PECL/Logic 偽發射極耦合邏輯
LVDS 低低電流差分信號
無線電收發器邏輯
- 高速收發邏輯
- 改進高速收發器邏輯
差分 HSTL
-Logic Pin系列終端邏輯
SPI串行外設插座
集成電路間總線
USB總線通用串行總線
1 簡介
《信號質量測試規范》是在總結多年實際工作經驗的基礎上制定的，目的是規范和指導硬件調試、硬件測試和生產測試過程中的信號質量測試方法和手段。
二、適用范圍
該規范作為開發和試點測試中信號質量測試的通用標準。
本規范適用于所有數字信號的調試和測試過程。 測試應涵蓋各個功能模塊，包括電源、時鐘、復位電路、CPU最小系統、外接插座（E1、網口、串口等）、邏輯芯片（CPLD/FPGA）、專用電路等。
模擬電路由于其信號的連續變化，不能直接適用本規范，可酌情參考。
本文檔未包含的內容：非信號質量測試內容。 例如，不適用于某些硬件插座指標測試、系統硬件尺寸測試、環境測試、EMC測試、安全測試、保護測試、振動測試等。
3. 信號質量測試概述
3.1 信號完整性的概念
今天的高速數字系統可以運行在幾千兆赫茲的時鐘頻率上，它們的快速斜率瞬變和極高的工作頻率，再加上它們的高電路密度，最終會導致系統的行為與低速設計截然不同，信號完整性出現問題。 信號完整性的破壞將直接導致信號失真、時序錯誤，形成不正確的數據、地址和控制信號，從而導致系統故障甚至系統崩潰。 為此，信號完整性問題已經越來越引起高速數字電路設計者的重視。
如果電路中的信號能夠以要求的時序、持續時間和電流幅值到達IC，則電路具有更好的信號完整性。 相反，當信號沒有正確響應時，就會出現信號完整性問題。 SI()解決了信號傳輸過程中的質量問題，特別是在高速領域，數字信號的傳輸不能只考慮邏輯實現，而數字元器件開關行為在化學實現中的模擬效應往往成為設計成敗的關鍵。
3.2 信號質量
常見的信號質量問題表現在以下幾個方面：
6）其他信號質量問題原因：
噪音
噪聲表現為信號通過信號線時，PCB板上與其相鄰的信號線
只有這樣才會誘發相關信號，我們稱之為噪聲。
干擾通常表現為毛刺。
信號線離相位線越近，線寬越大，形成的駐波信號越小。異步信號與時鐘
信號更容易形成駐波。 因此，去擁塞的方法是去除擁塞的信號或屏蔽嚴重干擾的信號。
電磁輻射
EMI(-) 代表電磁干擾，它會導致問題，包括過度
電磁輻射和對電磁輻射的敏感性。 EMI是指數字系統在通電運行時，會向周圍環境輻射電磁波，從而干擾周圍環境中電子設備的正常工作。 其形成的主要原因是電路工作頻率過高和布局布線不合理。 目前已有EMI仿真的軟件工具，但EMI仿真器價格昂貴，仿真參數和邊界條件的設置難度很大，直接影響仿真結果的準確性和實用性。 最通用的做法是將控制EMI的各種設計規則應用到設計的各個環節，實現設計各個環節的規??則驅動和控制。
4.信號質量測試條件
4.3 示波器選用及使用要求：
1）測試前，確保被測儀器（）與被測單板或系統共地。 如果沒有共地，相線懸空，可能會得到錯誤的測試結果。 接地內容參見第8節“測試系統接地說明”；
2）儀器在測試前需要進行校準；
3）為保證測試數據的準確性，應盡可能使用高輸入阻抗、小電容、高帶寬、高帶寬示波器的有源探頭；
4）示波器的帶寬：描述示波器固有的上升時間（即信噪比）。 探頭和示波器的帶寬應超過信號帶寬3~5倍以上；
5）示波器的采樣速度：用每秒采樣數（S/s）表示，是指數字示波器對信號進行采樣的頻率。 為了準確再現信號，根據香農（）定理，示波器的采樣速度必須至少是信號最高頻率分量的兩倍；
6）電阻值盡量小，波形盡量擴大，以便于觀察波形變化的細節，準確檢測其幅值；
7）檢測信號的邊沿時，應選擇合適的邊沿觸發；
8）所有高端示波器都有毛刺捕捉模式，可以用來捕捉毛刺；
9）泰克示波器提供檢測信號異常、數據信號眼圖異常和高低電平毛刺的功能，檢測眼圖、毛刺、紋波等瞬時變化的波形；
4.4 探頭選擇和使用要求
1) 不允許在探頭仍與被測電路連接時插拔探頭；
2）有源探頭、差分探頭、電流探頭是非??常昂貴的設備，要注意保護。 在插拔探頭之前必須關閉示波器。 無源探頭通常沒有硬性規定，但出于可靠性考慮，建議所有探頭不能熱插拔，并且在插拔任何探頭之前必須關閉示波器；
3）探頭的相線只能接電路板上的相線，不能接電路板的正負電源端子。 否則可能造成電路板元器件損壞，甚至燒毀探頭的小夾子和探頭本身；
4）探頭的電容越小，其對電路的負載越小，測試結果越準確。 選擇時請根據情況慎重考慮；
5）探頭有檢測范圍，不要用它來測量大信號，以免對探頭造成損壞。 例如：當信號幅度超過±40V時，用有源探頭P6245、P6243檢測會導致探頭損壞；
6) 差分探頭所能檢測的差分電流范圍是有限的。 例如，差分探頭P6247上的開關在÷10位置時，可測量的差分電流量程為±8.5V，而在÷1位置時，僅為±850mV。 當差分信號的峰峰值超過850mV（如公司常用的平衡線路傳輸信號為±5V）時，注意÷10的選擇，否則顯示的波形會因輸入太大；
7) 需要先校準電壓探頭。 每測試一個信號，需要校準一次；
8）使用時，探頭應盡量垂直于被測面。 但不要用力按壓，以免損壞探頭；
4.5 測試點的選擇
1）通常只測試板子接收到的信號，不測試發送的信號；
2）信號質量測試點要求在信號末端進行測試（根據當前信號流向確定測試點）。 盡量在芯片的輸入引腳上檢測，或者盡量靠近輸入引腳；
3）很多信號在單板上會經過多級匹配驅動。 該輸入信號的測試點應選在芯片匹配后的輸入端。 建議對各級驅動芯片的輸入端進行測試；
4）對于同一信號在不同拓撲點（如星型拓撲）的情況，信號質量差異很大，因此通常要求必須測試所有輸入點的信號質量；
5）測試信號應盡量靠近接地，減少接地分支面積；
5. 信號質量測試通用標準
5.1 信號電平說明：
信號質量涉及的幾個概念：
波形周期 對于重復波形，相鄰兩個重復波形之間的間隔定義為波形周期
周期，其倒數為波形頻率。
波形長度 波形電流上升到波形幅度的50%，直到波形電流上升到波形幅度的50%
停止時間。
上升時間 波形電流從波形幅度的 10% 上升到 90% 所需的時間。
增長時間 波形電流從波形幅度的 90% 增加到 10% 所需的時間。
轉矩是指波形長度與周期的比值，例如方波的基頻為50%。
高水平是一個門檻。 當信號電平超過這個值時，將被認為是高電平，即'1'。
在應用程序中，有輸入點和輸出點。
低電平是一個閾值。 當信號電平低于該值時，將被認為是低電平，即'0'。
應用程序中也有輸入和輸出點。
輸入高電平
(VIH)
保證邏輯門輸入為高電平時允許的最小輸入高電平，當輸入電平為
當它低于 VIH 時，輸入電平被認為是高電平。
輸入低電平
(VIL)
保證邏輯門的輸入為低電平時允許的最大輸入低電平，當輸入電平為
當高于VIL時電流與電壓成什么比，感覺輸入電平低。
輸出高電平
(VOH)
保證邏輯門輸出為高電平時輸出電平的最小值，邏輯門輸出為
高電平時電平值必須大于此VOH。
輸出低電平
(卷)
保證邏輯門輸出為低電平時輸出電平的最大值，邏輯門輸出為
低電平時電平值必須小于此VOL。
門限等級
(VT)
數字電路芯片中有一個閾值電平，就是電路剛好能轉過來的電平。
等級。 它是 VIL 和 VIH 之間的電流值。對于 CMOS 電路，閾值
水平，這基本上是二分之一的電源電流value.But確保穩定的輸出，有必要
要求輸入高電平>VIH，輸入低電平
上下，即VIL～VIH區域，電路的輸出會處于不穩定狀態。
【注意】對于普通的邏輯電平，上述參數的關系如下：VOH>VIH>VT>VIL>VOL。
5.2 資格標準
5.3 信號質量測試結果分析注意事項
1）窄脈沖有設計缺陷（如邏輯設計缺陷）等，不屬于信號質量要求范圍，屬于設計錯誤，必須改正；
2）參照信號的用途，分析信號質量對單板的影響。
在某些情況下，信號質量差不一定會影響系統，因此不能簡單地參考指標。 例如，數據線和地址線都是電平有效信號，但一般都是在讀/寫控制信號的上升沿/上升沿采樣，邊沿處的信號質量對系統影響不大。 因此，在選擇我們關心的測試指標時，一定要根據自己的需要來選擇。 還應該強調的是，似乎對系統功能實現沒有影響的邊緣過沖可能對組件的使用壽命產生不利影響。
3）根據元器件本身的設計和工藝，酌情考慮輸入信號的過沖對元器件的影響。
現在的CMOS工藝輸入電平可以達到0~7V，所以高電平過沖對元器件影響不大，主要關注的應該是低電平過沖。 元件功能異常可能不僅與低電平超調的大小有關，還與低電平超調的時間長短有關。 對于CMOS元件，要特別注意其低電平過沖的影響，可能造成閂鎖。 對于不同的元器件，其低電平要求應滿足制造商規定的要求。
4）當信號波形不標準時，可能是信號處于三態，或者板子此時沒有使用信號。 對于這個信號，要注意分析信號是否在有效周期內。 如果在無效期，則可視為正常信號。 .
6、信號質量測試方法
6.1 電源信號質量測試
6.1.1 說明
電源本身有各種參數。 配合產品使用時，在實際工作過程中一定要注意電源的各項輸出參數是否符合要求。 個別電源參數，與產品配合使用時的電源參數往往不同。 我們必須在實際應用中對電源的每一個關鍵參數進行詳細的測試，以保證產品（系統）的正常運行。
這里討論的是電源工作時輸出信號參數的測試方法和要求。
6.1.2 測試項目
1）測試電流值（準確度）
2）測試電源噪聲/噪聲
3）測試電流通斷波形
4）慢啟動電路參數檢測
5）測試電源電壓和沖擊電壓
6）測試電源報警信號
7）測試冗余電源的均流參數
6.1.3 試驗方法
1）測試電流值（準確度）
測試儀器萬用表（或示波器+無源探頭）
測試方法以測試芯片后端輸入電流（DC）為例，測試工具：萬用表（或顯示器
6.1.3 試驗方法
1）測試電流值（準確度）
測試儀器萬用表（或示波器+無源探頭）
測試方法以測試芯片后端輸入電流（DC）為例，測試工具：萬用表（或顯示器
示波器）。 將萬用表黑色底座（或示波器探頭的地線）接到被測電源的地，紅色底座（或示波器探頭的探頭）接到被測電流。 需要在板子空載和滿載時分別測試電流精度。 測試點 1）電源（DC/DC、LDO等）的電流輸出腳；
2）芯片的電源引腳；
驗收標準通常在標稱電流值的 ±5% 以內。 根據芯片的電流要求確定。
注意事項 1）確保數字萬用表的電池充滿電，否則測試結果會有較大偏差；
2）不建議用示波器測試電流精度，因為會有誤差。萬一要用
檢查示波器的電流精度，需要設置為DC，取均方根值；
2）測試電源噪聲/噪音
定義噪聲：是出現在輸出端之間，與輸入頻率和開關頻率同步的成分。
用有效值表示，通常在輸出電流的0.5%以下； 噪聲：是輸出端之間出現的噪聲以外的高頻成分，也用峰峰值（）值表示，通常在輸出電流的1%%以下； 噪聲噪聲：是上述“紋波”和“噪聲”的綜合，用峰峰值（）值表示，通常要求在輸出電流的2%以下。 測試儀器示波器測試儀器。 推薦使用模擬示波器，如果沒有模擬示波器，盡量使用無源
探測。
測試方法
1.采用相線環對接檢測法，即所謂對接檢測。示波器設置帶寬
( )為20MHz，直流偏置電流 ( )為內部電流精度測量
.Use a probe with a phase wire loop, 將探頭直接接觸電源引腳，相線環
直接接負輸出的引腳，這樣示波器讀出的峰峰值就是輸出線
噪音;
2、將示波器的帶寬設置為全帶寬（Full），測試結果為噪聲值；
3、噪聲和噪聲應在板子滿載和卸載時進行測試。
測試點電源，芯片供電引腳。
資格標準
具體資格標準參考芯片的要求。中試部門給出的資格標準（考慮我們的
測試情況，相對定義稍微放寬）：
1）通常基極要求<1%的輸出電流（20MHz帶寬測試，結果可見
對于純噪聲）；
2）通?；鶚O噪聲要求小于輸出電流的2%（全帶寬測試，結果可見
是噪音+噪音）。
注意事項 1) 測試時探頭盡量采用無源探頭；
2）就近原則，探頭的相線接在離測試電源最近的地線上。 并且接地環線要盡可能短；
3）請盡量把噪聲展開成如下圖形，最好記錄下它的頻率以便分析。
3）測試電流通斷波形
測試儀器示波器
測試模式將示波器探頭連接到被測電流，示波器設置為在上升沿或上升沿觸發。
然后開關電源，通過示波器觀察通電和通電波形。測試的原理是
選擇合適的時間長度可以在示波器上顯示完整的上電波形，并且
為了顯示波形問題。
測試點一般需要測試以下兩種開機和開機波形：
1）檢測芯片電源管腳的通斷波形：芯片的電源管腳；
2）檢測一個板/系統的上下電對其他板/系統的影響：系統電源。
合格標準 1）在電源輸出端進行測試電流與電壓成什么比，通常要求電流上下電的過沖不超過被測電流
10%。 測試芯片后端時，可參考該級別的通用標準；
2）電源通電時，電流不得有較大的下降，斷電時，不得有較大的后坐力和
回到溝里。 （跌落和反沖不能超過芯片的啟動工作電流），如果出現階躍現象，需要注意分析其影響；
3）注意，如果有負電流，需要根據芯片要求商量；
4）很多芯片采用多種電源供電（如外部I/O電流3.3V，內核電流
1.8V)，這樣的電流之間可能會有上電時序要求，參考元件指南
評估測試結果是否令人滿意。
預防措施涵蓋以下情況：
1) 打開和關閉系統；
2）單板插拔；
3）插拔電源板；
4）檢測慢啟動電路的參數
測試儀器
示波器
常用的測試方法-48V慢啟動電路如右圖所示。測試時，使用多道示波器。 一個測試點在慢啟動電路之前，另一個測試點在慢啟動電路之后。
用示波器觀察兩個測試點的開機時間差。 其他如3.3V慢啟動電路測試類似。
測試點如上圖所示。 注意探頭和探頭的相線不能接反，否則檢測結果可能錯誤。
或對設備或探頭造成損壞。
資格標準
1）延遲時間：通常要求在20-200ms范圍內；
2）上升時間：對于Trise，一般以ms級別為單位。 要求范圍盡可能小，但同時要求沖擊電壓符合合格標準；
3）無多次上下電現象（振蕩上下電）；
右圖是3.3V慢啟動電路的測試結果。 Ch1（藍色）從背板輸入
3.3V電源信號，Ch2（紅色）為慢啟動電路后的3.3V信號。
在上圖中，
可以看到整個慢啟動時間分為幾個部分：
1.延時時間，圖中為慢啟動時背板輸入電源有效
動態電路的輸出時間差相當于背板電源輸入的延時；
2、慢啟動電路具有從輸出到輸出電流下降到10%幅值的時間；
3.上升時間，也就是圖中的Trise。 是緩啟動電路輸出電流從10%上升到90%的時間；
4、輸出電流從90%下降到100%的時間；
其中第2項和第4項的參數可以忽略，平時我們只關注和Trise。
預防措施涵蓋以下情況：
1) 打開和關閉系統；
2）單板插拔；
3）插拔電源板；
5）測試電源電壓和沖擊電壓
測試儀器示波器
測試模式電源電壓：
方法一：使用電壓探頭。將電壓探頭放在待測電流通路上，用示波器
監視器觀察上電電壓波形和上電后電壓穩定波形。 測試時注意電壓探頭的方向；
技巧二：用電流鉗表在待測電流通路上進行測試。
沖擊電壓：
用電壓探頭將電壓探頭夾在待測電流通路上，通過示波器觀察電源通斷時的電壓波形。 注意電壓探頭的方向。 最好在冷機時測試開機沖擊電壓，沖擊電壓最大。 最好在電路板滿載時測試電擊電壓。
測試點去掉單板（背板），在電源鏈路上引入串接的保險絲，換上粗短的線材。
電壓探頭或鉗表檢測該導線上的電壓。
資格標準
1）電源電壓的穩定值不能超過最大額定輸出電壓的90%；
2）沖擊電壓值不能超過額定輸出電壓的5倍。 3次以上應引起注意；
3）單板在任何業務條件下的電壓必須小于電源的最小負載，并且必須充滿
滿足最大容性負載要求；
4）熔斷器尺寸的選擇與沖擊電壓的關系。如果浪涌電壓是熔斷器的
額定電壓的5-10倍，要觀察沖擊電壓的長短，保險絲是速斷型，所以沖擊電壓的長度不能超過幾十微秒； 如果是慢熔斷型，脈沖電壓的長度不能超過幾百納秒。
防范措施
1、沖擊電壓試驗應符合下列條件：
1) 打開和關閉系統；
2）單板插拔；
3）插拔電源板；
2、沖擊電壓試驗時，若有感性元件（電感等）
方便，拆下電感元件換上粗短的導線，再用電壓表或鉗形表
檢查這根線上的電壓。 由于電感元件本身具有抑制沖擊電壓的作用，
這種方法只適用于檢測靜電壓，檢測沖擊電壓時，可將電感元件撬起
然后前端連接粗線和短線的檢測。 如下。