免費下載！
[!--downpath--]電路保護的幾種常見類型
1.過流保護2.缺相保護(電子通信設備)3.過溫保護4.過溫過流保護5.過流缺相保護(處研制階段)缺相保護元件的選型1.關斷電流Vrwm的選擇（比線路最高電流高10%）2.鉗位電流Vc的選擇（VC是指在ESD沖擊狀態時通過TVS的電流，大于被保護電路能承受的最大瞬態電流）3.浪涌功率Pppm的選擇4.極間電容的選擇（被保護元元件的工作頻度越高，要求TVS的電容要越小）過流保護元件的選擇PTC自恢復保險絲
解讀0歐姆阻值的作用
1.在電路中沒有任何功能，只是在PCB上為了調試便捷或兼容設計等誘因。
2.可以做尾纖用，假若某段線路不用，直接不貼該內阻即可（不影響外型）
3.在匹配電路參數不確定的時侯，以0歐姆取代，實際調試的時侯，確定參數，再以具體數值的器件替代。
4.想測某部份電路的耗電壓的時侯，可以除去0ohm內阻，接上電壓表，這樣便捷測耗電壓。
5.在布線時,倘若實在布不過去了,也可以加一個0歐的內阻
6.在高頻訊號下，充當電感或電容。（與外部電路特點有關）電感用，主要是解決EMC問題。如地與地，電源和ICPin間
7.單點接地（指保護接地、工作接地、直流接地在設備上互相分開,各自成為獨立系統。）
8.熔斷器作用
9.模擬地和數字地單點接地
只要是地，最終都要接到一起，之后入大地。倘若不接在一起就是"浮地"，存在壓差，容易積累電荷，導致靜電。地是參考0電位，所有電流都是參考地得出的，地的標準要一致，故各類地應短接在一起。人們覺得大地才能吸收所有電荷，一直維持穩定，是最終的地參考點。其實有些板子沒有接大地，但發電廠是接大地的喇叭并聯電阻的作用，板子上的電源最終還是會返回發電廠入地。假如把模擬地和數字地大面積直接相連，會造成相互干擾。不短接又不妥，理由如上有四種方式解決此問題：
(1)用磁珠聯接；
(2)用電容聯接；
(3)用電感聯接；
(4)用0歐姆內阻聯接。
磁珠的等效電路相當于帶阻限波器，只對某個頻點的噪音有明顯抑制作用，使用時須要預先恐怕雜訊頻度，便于選用適當機型。對于頻度不確定或難以預知的情況，磁珠不合。
電容隔直通交，導致浮地。
電感容積大，雜散參數多，不穩定。
0歐內阻相當于很窄的電流通路，才能有效地限制支路電壓，使噪音得到抑制。內阻在所有頻帶上都有衰減作用(0歐內阻也有阻抗)，這點比磁珠強。
10.跨接時用于電壓回路
當分割電地平面后，導致訊號最短回流路徑破裂，此時，訊號回路不得不繞路，產生很大的支路面積，電場和磁場的影響就變強了，容易干擾/被干擾。在分割區上跨接0歐內阻，可以提供較短的回流路徑，減少干擾。
11.配置電路
通常，產品上不要出現尾纖和撥碼開關。有時用戶會亂跑設置，易造成誤解，為了降低維護費用，應用0歐內阻取代尾纖等焊在板子上。
空置尾纖在高頻時相當于天線，用貼片內阻療效好。
12.其他用途
布線時跨線
調試/測試用
臨時替代其他貼片元件
作為體溫補償元件
更多時侯是出于EMC對策的須要。另外，0歐姆內阻比盲孔的寄生電感小，但是盲孔都會影響地平面（由于要挖孔）。
還有就是不同規格0歐內阻容許通過電壓不同，通常0603的1A，0805的2A，所以不同電壓會選用不同規格的還有就是為磁珠、電感等預留位置時，得依據磁珠、電感的大小還做封裝，所以0603、0805等不同規格的都有了
上拉內阻和下拉內阻
1、上拉就是將不確定的訊號通過一個內阻嵌位在高電平！內阻同時起限流作用！下拉同理
2、上拉是對元件注入電壓，下拉是輸出電壓
3、弱強只是上拉內阻的電阻不同，沒有哪些嚴格分辨
4、對于非柵極（或漏極）開路輸出型電路（如普通門電路）提高電壓和電流的能力是有限的，上拉內阻的功能主要是為基極開路輸出型電路輸出電流通道。
二、拉內阻作用：
1、一般作單鍵觸發使用時，假若IC本身沒有內接內阻，為了使單鍵維持在不被觸發的狀態或是觸發后回到原狀態，必須在IC外部另接一阻值。
2、數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉內阻或下拉內阻的形式使處于穩定狀態，具體視設計要求而定！
3、一般說的是I/O端口，有的可以設置，有的不可以設置，有的是外置，有的是須要外接，I/O端口的輸出類似與一個二極管的C，當C接通過一個內阻和電源聯接在一起的時侯，該內阻成為上C拉內阻，也就是說，假如該端口正常時為高電平，C通過一個內阻和地聯接在一起的時侯，該內阻稱為下拉內阻，使該端口平常為低電平，其作用主要是確保某端口常態時有確定電平：用法示例：當一個接有上拉內阻的端口設為輸入狀態時，他的常態就為高電平，用于測量低電平的輸入。
4、上拉內阻是拿來解決總線驅動能力不足時提供電壓的。通常說法是拉電壓，下拉內阻是拿來吸收電壓的，也就是我們一般所說的灌電壓。
5、接內阻就是為了避免輸入端懸空。
6、減弱外部電壓對芯片形成的干擾。
7、保護cmos內的保護晶閘管，通常電壓不小于10mA。
8、通過上拉或下拉來降低或減少驅動電壓。
9、改變電平的電位，常用在TTL-CMOS匹配。
10、在引腳懸空時有確定的狀態。
11、增加高電平輸出時的驅動能力。
12、為OC門提供電壓。
三、上拉內阻應用原則：
1、當TTL電路驅動COMS電路時，若TTL電路輸出的高電平高于COMS電路的最低高電平（通常為3.5V），這時就須要在TTL的輸出端接上拉內阻，以提升輸出高電平值。注：此時上拉內阻聯接的電流值應不高于CMOS電路的最低高電流，同時又要考慮TTL電路方電壓（如某端口最大輸入或輸出電壓）的影響。
2、OC門電路必須加上拉內阻，就能使用。
3、為加強輸出引腳的驅動能力，有的單片機管腳上也常使用上拉內阻。
4、在COMS芯片上，為了避免靜電引起受損，不用的管腳不能懸空，通常接上拉內阻形成
增加輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉內阻來提升輸出電平，因而提升芯片輸入訊號的噪音容限提高抗干擾
能力。
6、提高總線的抗電磁干擾能力，管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易造成反射波干擾，加上下拉內阻是阻值匹配，有效的抑制反射波干擾。
8、在數字電路中不用的輸入腳都要接固定電平，通過1k內阻接高電平或接地。
四、上拉內阻電阻選擇原則:
1、從節省幀率及芯片的灌電壓能力考慮應該足夠大；內阻大，電壓小。
2、從確保足夠的驅動電壓考慮應該足夠小；內阻小，電壓大。
3、對于高速電路，過大的上拉內阻可能邊緣變緩慢。綜合考慮以上三點,一般在1k到10k之間選定。對下拉內阻也有類似道理。
對上拉內阻和下拉內阻的選擇應結合開關管特點和下級電路的輸入特點進行設定，主要須要考慮以下幾個誘因：
1、驅動能力與幀率的平衡。以上拉內阻為例，通常地說，上拉內阻越小，驅動能力越強，
但幀率越大，設計是應注意二者之間的均衡。
2、下級電路的驅動需求。同樣以上拉內阻為例，當輸出高電平時，開關管斷掉，上拉內阻
應適當選擇以才能向上級電路提供足夠的電壓。
3、高低電平的設定。不同電路的高低電平的門檻電平會有不同，內阻應適當設定以確保能
輸出正確的電平。以上拉內阻為例，當輸出低電平時，開關管導通，上拉內阻和開關管導通內阻分壓值應確保在零電平門檻之下。
4、頻率特點。以上拉內阻為例，上拉內阻和開關管漏源級之間的電容和下級電路之間的輸入電容會產生RC延后，內阻越大，延后越大。上拉內阻的設定應考慮電路在這方面的需求。
在集成電路中，吸電壓、拉電壓輸出和灌電壓輸出是一個很重要的概念。拉電壓：拉即泄，主動輸出電壓，是從輸出口輸出電壓。
關于內阻的參數不能一概而定，要看電路其他參數而定，例如一般用在輸入腳上的上拉內阻假如是為了壓低峰峰值，就要參考該引腳的電阻來定內阻值的！
1、一般LED的電壓有幾個mA就夠了，最大不超過20mA，按照這個你就應當可以算出上拉內阻值來了。(5-0.7)/20mA=,差不多吧,保險起見考慮到幀率問題就用1~2k左右的內阻較為合適
2、對于驅動晶閘管合器，倘若是高電位有效，即耦合器輸入端接端口和地之間，這么和LED的情況是一樣的；假如是低電位有效，即耦合器輸入端接端口和VCC之間，這么不僅要串接一個14.7k之間的內阻以外，同時上拉內阻的電阻就可以用的非常大，用之間的都行，其實用10K的也可以，而且考慮到節電問題，沒有必要用這么小的。
3、對于驅動晶體管，又分為PNP和NPN管兩種情況：
a、對于NPN：毫無疑惑NPN管是高電平有效的，因而上拉內阻的電阻用2K~20K之間的。具體的大小還要看晶體管的基極接的是哪些負載，對于LED類負載，因為發管電壓很小，因而上拉內阻的電阻可以用20k的，并且對于管子的基極為熔斷器負載時，因為基極電壓大，因而上拉阻值的電阻最好不要小于4.7K，有時侯甚至用2K的。
b、對于PNP管，毫無疑惑PNP管是低電平有效的，因而上拉阻值的電阻用100K以上的就行了，且管子的相線必須串接一個1~10K的阻值，內阻的大小要看管子柵極的負載是哪些，對于LED類負載，因為發光電壓很小，因而柵極串接的阻值的電阻可以用20k的，并且對于管子的基極為熔斷器負載時，因為基極電壓大，因而柵極阻值的電阻最好不要小于4.7K。
4、對于驅動TTL集成電路，上拉阻值的電阻要用1~10K之間的，有時侯內阻太大的話是拉不上去的，因而用的電阻較小。并且對于CMOS集成電路，上拉阻值的電阻就可以用的很大，通常不大于20K，一般用100K的，實際上對于CMOS電路，上拉阻值的電阻用1M的也是可以的，而且要注意上拉阻值的電阻太大的時侯，容易形成干擾，尤其是線路板的腰線很長的時侯，這些干擾更嚴重，這些情況下上拉內阻不宜過大，通常要大于100K，有時侯甚至大于10K。
5、關于I2C的上拉內阻：由于I2C插口的輸出端是漏極開路或柵極開路，所以必須在插口外接上拉。上拉內阻的取值和I2C總線的頻度有關，工作在mode時，其典型值為10K。在FASTmode時，為降低時鐘上升時間，滿足上升時間的要求，通常為1K。內阻的大小對時序有一定影響，對訊號的上升時間和增長時間也有影響。其實通常情況下電流在5V時選4.7K左右,3.3V在3.3K左右.這樣可加強驅動能力和加速邊緣的翻轉
I2C上拉內阻確定有一個估算公式：
Rmin＝{Vdd(min)-o.4V}/3mA
Rmax=(T/0.874)*c,T=1us,T=0.3us
C是Bus
五、下面通過場效應管的漏極開路門電路的事例簡單說明一下上拉內阻：
TTL電平標準：
輸出L：2.4V。
輸入L：2.0V。
CMOS電平標準：
輸出L：Vcc；H：>0.9Vcc。
輸入L：Vcc；H：>0.7Vcc。
注：管子導通或截至可以理解為單片機的軟件對端口置1或0.
（1）假如沒有上拉內阻（10k）喇叭并聯電阻的作用，將5V電源直接與場效應管相連。
當管子導通時，管子等效一阻值，大小為1k左右，因而5v電流全部加在此等效內阻上，輸出端Vout=5v。
當管子截至時，管子等效內阻很高，可以理解為無窮大，因而5v的電流也全部加在此等效內阻上，Vout=5v。在這兩種情況下，輸出都為高電平，沒有低電平。
（2）假如有上拉內阻（10k），將5v電源通過此上拉阻值與與場效應管相連。
當管子導通時，管子等效一阻值，大小為1k左右，與上拉內阻串聯，輸出端電流為加在此等效內阻上的電流，其大小為Vout=5v*管子等效內阻/（上拉內阻+管子等效內阻）=5v*1/（10+1）=低電平。
當管子截至時，管子等效內阻很高，可以理解為無窮大，其與上拉內阻串聯，輸出端電流為加在此等效內阻上的電流，其大小為Vout=5v*管子等效內阻/（上拉內阻+管子等效內阻）=5v*無窮大/（無窮大+1）=高電平。
在前極輸出高電平時，Vout輸出電壓，U為高電平。有兩種情況：
A、當I0>=I1+I2
這些情況下，RL1和RL2兩個負載不會通過R取電壓，因而對R電阻大小要求不高，一般4.7KΩB、當I0
I0+I=I1+I2
U=VCC-IR
U>=VHmin
由以上三式估算得出，R
